Pagina 1 di 1

Ultima parte problema elettronica sequenziale...

MessaggioInviato: 21 gen 2012, 16:29
da tuttoscorre
Salve!
Ho un circuito in cui Out va a 1 quando entra in ingresso un numero primo... E fin qui tutto ok.
La seconda parte del problema mi chiede di far rimanere l'uscita ad 1, qualunque altro numero entri, finché non entra uno zero. (Zero funge da reset del sistema)

Non riesco proprio a trovare una soluzione. Spero possiate aiutarmi, vi ringrazio in anticipo.

Francesco.

Re: Ultima parte problema elettronica sequenziale...

MessaggioInviato: 21 gen 2012, 17:59
da g.schgor
Non basta mettere un Set/Reset-Flipflop,
con Set quando è primo e Reset quando zero?

Re: Ultima parte problema elettronica sequenziale...

MessaggioInviato: 21 gen 2012, 18:34
da Raynda
tuttoscorre ha scritto:Ho un circuito in cui Out va a 1 quando entra in ingresso un numero primo...

È possibile sapere il circuito?

Re: Ultima parte problema elettronica sequenziale...

MessaggioInviato: 22 gen 2012, 1:13
da tuttoscorre
Hai ragione, basta il FF SR XD Ahaha!
Grazie mille!

Re: Ultima parte problema elettronica sequenziale...

MessaggioInviato: 22 gen 2012, 9:34
da g.schgor
Per rispondere a Foto UtenteRaynda, credo che si tratti di individuare
numeri primi "ad una sola cifra" (quindi quelli fra 1 e 9).
Allora basta fare una tabella della verità dei codici binari dei 9 numeri
ricavare l'espressione di quelli che sono primi e da questa ottenere
lo schema equivalente ad elementi logici, in funzione dei 4 stadi binari
del numero stesso.

Re: Ultima parte problema elettronica sequenziale...

MessaggioInviato: 22 gen 2012, 10:33
da Raynda
Quindi, dopo questa tabella, basterebbe creare un demultiplexer (non ricordo se si chiama così) con 4 entrate e 2 uscite. Una sarà alta solo quando il numero è primo (Set), l'altra sarà alta quando il numero è 0 (Reset), entrambe basse quando il numero non è primo o 0.

Re: Ultima parte problema elettronica sequenziale...

MessaggioInviato: 22 gen 2012, 13:28
da g.schgor
Che c'entra il demultiplexer?
Si tratta di circuiti a normali gates logici che realizzano
la "logica" ricavata dalla tabella della verità per ciascuna
delle due uscite (rispettivamente primo e zero)