ElectroYou

Ciao a tutti ragazzi.

In attesa dell'esame di Analogica sto facendo dei temi d'esame, simulandoli anche con spice per capirci qualcosa in più.
Di questo esercizio in particolare non riesco a fare un punto.

Vi allego il circuito :


In particolare la i valori dati sono :

• K=1mA/V^2
• VT0 = 1V per NMOS
• VT0 = -1V per PMOS

Nessun problema a trovare polarizzazione e guadagno.
Dai conti viene inoltre una gm di :

• gm=2mA/V

per entrambi MOSFET.

(da cui una 1/gm = 500 ohm).

Il problema arriva quando vengono introdotti I condensatore Cgd e Cgs.
Sono riuscito a trovare solo il Polo introdotto da Cgs , che è circa a 47 MHz.

Facendo una simulazione, mi viene confermato :



Il polo che ho stimato quindi è corretto, mentre ho problemi a capire dove viene introdotto lo zero di Cgs.
Inoltre, dalla simulazione vedo che Cgd non introduce né poli né zeri.Non riesco a capire il motivo.

Riuscireste ad aiutarmi ?:)

pierinter ha scritto:Il problema arriva quando vengono introdotti I condensatore Cgd e Cgs.

Ma i valori di queste capacità...?

Ahia , scusa, ho dimenticato di inserirli.

Provvedo subito .



Comunque, a parte i valori numerici volevo capire il ragionamento che ci sta dietro

in genere io per trovare lo zero impongo che la mia uscita sia nulla..quindi in questo caso per avere uscita nulla deve essere nulla la corrente che scorre nella resistenza .
Per far si che accada questo impongo che la corrente del pilotato sia uguale alla corrente che scorre nella capacità ..
quindi:


questa e quazione ti dice che uno zero ce l'hai all'infinito (la vgs diventa nulla quando Cgs si cortocircuita e ciò avviene all'infinito)
ed un altro a (parte reale positiva!!)
Poi può essere che ho detto una maniata di cazzate non lo so..aspetto il parere dei piu grandi.

È il ragionamento che ho fatto io.

Ma viene uno zero a circa 32 MHz.. ma questo non mi viene confermato dal grafico, in cui lo zero sembra essere intorno ai 300 MHz.

C'è qualcosa alla base che non mi torna molto; la tua simulazione Spice riporta un guadagno per frequenze tendenti ad infinito che tende a 3, benché si veda chiaramente dal circuito che, per frequenze elevate a cui è cortocircuitato, il guadagno è unitario. Ho provato a rifare la simulazione con Spice, ed infatti i valori dei guadagni mi vengono diversi. Sei sicuro del punto dove hai posizionata l'uscita?
Ad ogni modo, hai provato ad utilizzare il teorema di Grabel?

PS Mancano tutti i punti di giunzione nel disegno.

È sbagliato l'asse y.
L'immagine corretta è questa :



In cui si vede bene che per alte frequenze il guadagno tende correttamente a 1.

La posizione di poli e zeri , comunque, è la stessa

Ok così torna. Chiedevo per essere sicuro di aver interpretato correttamente l'uscita.
Ad ogni modo, i poli sono alle frequenze di MHz e MHz.
Chi l'ha detto che dalla simulazione riesci a capire che non introduce poli? Forse il suo polo è cancellato da uno zero, oppure si confonde nel grafico della risposta in frequenza.

PS infatti, come detto i poli sono alle pulsazioni Mrad/s e Grad/s. Lo zero che si calcola facilmente si trova alla pulsazione . Inoltre abbiamo i due guadagni agli estremi, 2/3 ed 1. Basta allora imporre la condizione per ricavare il valore dello zero rimanente, che, guarda caso, viene fuori Grad/s. Cioè il polo di si cancella con uno zero.

Aggiungerei infine che puoi determinare l'altro zero considerando che l'uscita è nulla nel caso l'impedenza della serie di ed sia nulla, cioè nel caso il gate sia a massa. Si ottiene allora , che si annulla guarda caso per Grad/s.

Dicevo che Cgd non introduceva poli o zeri perché anche togliendo il condensatore, la risposta in frequenza non cambiava.
Ma potrebbe essere che il polo cancella lo zero, questo si.

Comunque, mi sono perso un attimo.

Il polo di Cgs è a 47,75 MHz.
Lo zero di Cgd è a 265Mhz.

Ok.

Mentre il resto ?
Non capisco come calcolare :
-lo zero di Cgs
- il polo di Cgd