ElectroYou

Salve a tutti, ho un dubbio riguardo la seguente porta logica in tecnologia Cmos che realizza la funzione Y=A(B+C+D) negata.
Voglio calcolare il tempo di commutazione nel caso in cui B=C=D=1 e A va da 0 a 1 .

Dunque per A=0 --> Y=0 e per A=1 --> Y=1 , dovro' quindi ricavare il tempo di commutazione HL come segue :



nel calcolo di

devo calcolare :

e qui sorge il mio dubbio, dovendo guardare la rete Pmos , i pmos in conduzione saranno tutt e 4 ?
e quindi il mio = 1/RonA//(RonB+RonC+RonD) ? ? ?


grazie mille per l'attenzione .

PS: Mi scuso con i moderatori ma non sono riuscito a graficare a dovere il circuito con fcd e sono stato costretto ad allegarlo.

C'è nessuno che riesce a darmi un suo parere ?

Gli NMOS B,C,D sono in conduzione, i PMOS B,C,D sono spenti.
La transizione avviene su A, il PMOS A quindi si spegne e l'NMOS A si accende nella transizione.

Grazie mille,

quindi nel calcolo del tempo di commutazione è sbagliato utilizzare quel (W/L)eq ?

Be', se i pmos sono spenti non ha senso includere la loro RDSon, no?

Le risposte non si sollecitano.

E se non erro, nel calcolo di devi considerare e non .

Si', se è per questo pure Vtn e non Vtp, sempre che sia la tensione di soglia per i MOS n e p.
Trovo comunque il tutto un po' confusionario, ho l'impressione che stia cercando di riempire formule senza capire cosa stai facendo.
Fai un passo indietro e ragiona prima su chi si accende, chi si spegne, e chi è acceso e chi è spento, poi imposta il calcolo.

Scusatemi ma ho commesso un errore di compilazione che ho notato solo adesso , devo calcolare il tempo di commutazione LH ( infatti l uscita va da 0 a 1 ) :




in questo caso i 4 pmos sono tutti accesi!