ElectroYou

Sapreste spiegarmi perché un transistor usato come pull-up attivo è più conveniente e perché riduce il ritardo di uscita, rispetto a una resistenza di carico (pull-up passivo)?

A onore del vero dipende dalle applicazioni, sia nell'uno che nell'altro caso occorre considerare il prodotto massima potenza dissipata x ritardo di propagazione che, dovendosi mantenere costante, permette di effettuare una scelta progettuale: a favore della massima potenza dissipata, quindi inserendo una bassa resistenza di pull-up (se devo ad esempio pilotare più carichi connessi ad uno stesso BUS) o a favore di una commutazione veloce. Il tutto considerando anche le grandezze di influenza che riporta il datasheet del transistor che scegli. Non c'è un caso migliore dell'altro. C'è un compromesso da raggiungere in base a quello che vuoi fare

Un resistore di carico (pull-up passivo) è sempre connesso e quando l'uscita logica è bassa prevede il passaggio di corrente dissipando potenza. Un pull-up attivo viene attivato solo quando l'uscita deve essere alta e spento quando l'uscita deve essere bassa e per questo non dissipa potenza (se non nella transizione). Usando un pull-up attivo, dato che non si ha dissipazione di potenza in condizioni statiche, si può ridurre quasi a zero il valore resistivo del pull-up (che resta solo quello del transistor in piena conduzione). Il valore resistivo basso comporta la riduzione della costante di tempo formata con la capacità del carico permettendo il raggiungimento di velocità di commutazione più elevate.

jordan20 ha scritto:occorre considerare il prodotto massima potenza dissipata x ritardo di propagazione che, dovendosi mantenere costante

Non ho capito, mi puoi spiegare?

Heavy ha scritto:Non ho capito, mi puoi spiegare?

Nell'ambito dei dispositivi elettronici, in particolari in quelli digitali, il tempo di propagazione è correlato al valore della potenza dissipata. Per esempio una porta logica: il ritardo di propagazione è determinato dalla velocità con cui si carica la capacità dello stadio d'ingresso (cioè velocità con cui si immagazina una certa energia elettrostatica e conseguentemente si dissipa una certa potenza, essendo i due concetti legati, come saprai). Sicché la porta è tanto più veloce quanto più rapido è il processo di immagazzinamento dell'energia (o maggiore il consumo di potenza).
Per una data tecnologia (TTL, MOS, ECL) abbiamo un parametro di qualità che è esattamente definito dal prodotto di cui ho parlato sopra e che i costruttori talvolta forniscono nelle specifiche dei dispositivi (il meglio noto power delay product PDP). In buona sostanza questo parametro ci indica "quanta energia, o meglio, quanta potenza consumiamo ad ogni commutazione", e il suo prodotto è costante (ovviamente), un po' come il principio dualità durata del segnale-spettro, se aumenti l'uno l'altro diminuisce e viceversa.

In un circuito analogico il transistor di pull-up, se si vuole una buona linearità, è sempre in conduzione ma varia la sua resistenza al variare del segnale.
Essendo un pull up aumenta la conduzione sul fronte si salita del segnale, per cui riduce le costanti di tempo del circuito su questo fronte e quindi il rise time.
Mentre riduce il rise time aumenta invece il guadagno del circuito avendo una conduzione normalmente inferirore ad un resistor equivalente in codizioni analoghe.

Continuo a non capire (scusami). Come misuri questo parametro su un dispositivo RTL? Quando l'uscita è bassa, il consumo di potenza è continuo.

E con questo? Qual è l'attinenza?
Proprio considerando uno stadio RTL anzi abbiamo una situazione anomala perché il suo inverter non solo è non lineare, ma il ritardo di trasferimento (convenzionalmente considerato a ), durante la commutazione dal livello ALTO al livello BASSO è sensibilmente minore di quello della commutazione inversa per cui la porta RTL non è simmetrica per quanto riguarda il ritardo di propagazione perché se l'uscita è BASSA, allora il transistor la porta a zero molto velocemente, avendo in saturazione una resistenza equivalente piccola. Se invece l'uscita è nello stato ALTO, allora il transistor è interdetto e in questo caso l'uscita tende a zero a causa della resistenza di collettore, il cui valore è però maggiore di quello della resistenza equivalente in saturazione. Per cui il tempo di salita risulta anch'esso maggiore del tempo di discesa.
Insomma, in generale, il tempo di ritardo di una porta logica è legato al valore della corrente, e conseguentemente della potenza dissipata
Nel caso della RTL dovrebbe anzi essere ancora più chiara la correlazione velocità-potenza: durante il tratto discendente il ritardo è minore, essendo la corrente del transistor elevata (si riduce il ritardo in favore di un incremento della potenza a causa dell'aumento di corrente ed il prodotto continua a mantenersi costante), mentre durante il tratto ascendente è maggiore in quanto la corrente è inferiore (discorso duale a prima), per le considerazioni che ho fatto sopra. In particolare si ha una risposta transitoria simile a questa roba qua:



Non so come farlo capire in un modo migliore, comunque le cose stanno così

Indubbiamente jordan20 è una mia limitazione, ma considero il PDP come l'energia di commutazione che non riesco a vedere in un RTL. Non è che moltiplicando il tempo di salita o di discesa per la tensione di alimentazione e per la corrente assorbita dalla porta si ottenga il PDP, almeno mi pare. Si ottiene qualcosa che ha le stesse dimensioni ma senza significato. L'energia di commutazione è invece quella utilizzata per spostare le famose cariche di cui dicevi sopra, ma mi sembra applicabile solo nel caso CMOS. Ripeto, non è una critica. Desidero capire.

Infatti lo devi moltiplicare per la potenza, non per tensione o corrente