Come progettare in TTL questa funzione...?
Salve a tutti... sto studiando elettronica digitale (ingegneria) e dopo domani ho l'esame 
tra gli esercizi passati ho trovato questo:
disegnare in logica TTL la seguente funzione Y=D'C'+A'B'E' (l'apostrofo indica la negazione)
lavorando con de morgan (spero bene) l'ho ricondotta a Y=[(D+C)(A+B+E)]'
ora...io ho trovato esempi solo di nand singole, nor singole e di una AND-OR-INVERTER ma non trovo nessun esempio di questa che sembra essere una OR-AND-INVERTER.
Le domande:
1) si può realizzare questa funzione con un'unica porta OR-AND-INVERTER TTL?
2) se si com'è la struttura di questa porta?
Grazie a tutti :)
EDIT: scusate l'esercizio la chiedeva in tecnologia CMOS, ho letto male io. ad ogni modo la domanda la lascio così soddisfo questa piccola curiosità :)
tra gli esercizi passati ho trovato questo:
disegnare in logica TTL la seguente funzione Y=D'C'+A'B'E' (l'apostrofo indica la negazione)
lavorando con de morgan (spero bene) l'ho ricondotta a Y=[(D+C)(A+B+E)]'
ora...io ho trovato esempi solo di nand singole, nor singole e di una AND-OR-INVERTER ma non trovo nessun esempio di questa che sembra essere una OR-AND-INVERTER.
Le domande:
1) si può realizzare questa funzione con un'unica porta OR-AND-INVERTER TTL?
2) se si com'è la struttura di questa porta?
Grazie a tutti :)
EDIT: scusate l'esercizio la chiedeva in tecnologia CMOS, ho letto male io. ad ogni modo la domanda la lascio così soddisfo questa piccola curiosità :)