Pagina 1 di 1

Stato elettrico del livello logico zero

MessaggioInviato: 11 mar 2016, 16:38
da Agatino
Salve a tutti.

La domanda forse è banale e scontata per qualcuno ma ho un po di dubbi in merito.

Sto utilizzando degli shift register (74HCT595) e la mia domanda è questa: quando una uscita è impostata a livello logico 0, dal punto di vista elettrico è collegata a massa oppure viene lasciata "non collegata" e quindi ad una sorta di potenziale non definito?

E' sempre conveniente mettere delle resistenze tra le uscite e la massa per forzare lo stato dello 0 logico (tipo resistenze da 1k) oppure è solo un dispendio di potenza (anche se irrisoria) per gli stati logici a 1?

Grazie mille

Re: Stato elettrico del livello logico zero

MessaggioInviato: 11 mar 2016, 17:04
da TardoFreak
Nello stadio di uscita c'è un mosfet che la tiene a massa.
In questo caso le resistenze non servono, aggiungono semplicemente del carico inutile.
Si mettono solo in casi di uscite open-drain o open-source.

Re: Stato elettrico del livello logico zero

MessaggioInviato: 11 mar 2016, 18:01
da Agatino
Ok. Grazie mille

Re: Stato elettrico del livello logico zero

MessaggioInviato: 11 mar 2016, 19:01
da AlbertoBianchi
Agatino ha scritto:...quando una uscita è impostata a livello logico 0, dal punto di vista elettrico è collegata a massa oppure viene lasciata "non collegata" e quindi ad una sorta di potenziale non definito?

A parte quanto detto da [user]HattoriHanzo[/user] esiste un tipo di uscita chiamata three-state che può andare anche in alta impedenza tramite uno specifico segnale di 'output enable'.
In genere i tre stati di questo tipo di uscite sono definiti come: L,H,Z
Agatino ha scritto:E' sempre conveniente mettere delle resistenze tra le uscite e la massa per forzare lo stato dello 0 logico (tipo resistenze da 1k) oppure è solo un dispendio di potenza (anche se irrisoria) per gli stati logici a 1?

In generale è bene non lasciare ingressi 'flottanti' di solito si collegano direttamente a gnd o a vcc, la resistenza su di pull-up o di pull-down serve solo se sono collegati ad una linea pilota che può andare in stato di alta impedenza: open collectors o three-state.
Il valore di pull-up in genere è abbastanza alto, da 10K a 50K; così basse (1K o meno) sono riservate a linee con segnali veloci.

Re: Stato elettrico del livello logico zero

MessaggioInviato: 12 mar 2016, 20:01
da boiler
AlbertoBianchi ha scritto:In generale è bene non lasciare ingressi 'flottanti' di solito si collegano direttamente a gnd o a vcc


Giusto, ma per sicurezza specifichiamo che stiamo parlando di porte logiche CMOS :ok:

Boiler