ElectroYou

Stavo consultando data-sheet del 4511 di diverse case e notavo una cosa.

L'ingresso di controllo LE ("Latch enable") - o EL che dir si voglia - alcune case (come Philips) lo indicano "attivo alto", ma molte altre (come TI) lo indicano come "attivo basso".

Girando un po' su Google immagini, vedo fra i tanti schemi applicativi di questo decoder che effettivamente ci sono "due scuole di pensiero": chi sopralinea LE, chi non lo sopralinea.

Quello che non dovrebbe cambiare è il funzionamento:

• se LE=L, i latch di ingresso sono "trasparenti": un nuovo dato di ingresso BCD viene letto e decodificato sulle sette uscite segmenti
• se si passa da LE=L a LE=H, i latch di ingresso non sono più trasparenti: un nuovo dato di ingresso BCD non viene letto e quindi le sette uscite segmenti rimangono sul livello logico precedente alla commutazione di LE (stato di memoria)

Quello che sembra cambiare, invece, è il significato che viene dato dal costruttore allo stato dell'ingresso LE.

Secondo voi qual è il significato corretto?

"Attivare LE" significa abilitare la memorizzazione o la trasparenza del decoder?

Oppure hanno entrambi ragione?

L'ingresso LE non è un ingresso sensibile ai fronti. Se vale 0 passa tutto, o come dici tu è trasparente, quando vale 1 resta memorizzato l'ultimo stato presente degli ingressi.
Come tutti i registri LATCH ...

La domanda mi ha incuriosito e sono andato a spulciare i datasheet del 4511 che guarda caso avevo utilizzato un paio di anni fa per realizzare un orologio vintage a 7 segmenti.
Effettivamente c'e' un po' di confusione, specialmente nei atasheet della TI.
Fa fede in ogni caso la tavola di verita' che e' ovviamente identica per tutti i costruttori, altrimenti sai che troiaio verrebbe fuori
La NXP (ex Philips) riporta l'ingresso come LE attivo alto e difatti nella tabella di verita' se LE e' basso il decoder e' trasparente, se LE e' alto viene congelato (e visualizzato) l'ultimo dato caricato nei FF.

La TI non si sa perche', riporta nel pinout l'ingresso LE* (negato) e anche nella tavola di verita' lo scrive come LE*, anche se poi nella colonna corrispondente si vede chiaramente che per LE*=0 il decoder e' trasparente, e per LE*=1 blocca (latch) l'ultimo dato presente sugli ingressi.

Alcuni costruttori marchiano il pin 5 come LE/STROBE* (giusto per essere a prova di idioti) : e' chiaro che se il pin 5 e' a 1 il latch e' attivo, se invece e' a 0 e' attivo lo STROBE (ovvero e' trasparente).

Capita benissimo che vi siano questi errorini nei datasheet, nessuno e' infallibile. Capita anche che i datasheet vengano scopiazzati da un costruttore all'altro e così anche gli errori vengono propagati

Un momento... problemi col datasheet TI ? Ne sa qualcosa IsidoroKZ...

Sembrerebbe chiarita la disputa :)

Per molti lo stato di latch è associato alla condizione di "trasparenza" ,
ma per qualcuno altro lo stato di latch è associato alla condizione di "opacità" ovvero di memoria.

Da qui le diverse interpretazioni dei diversi costruttori della proposizione "Abilita Latch" e quindi la logica di attivazione:

- condizione di trasparenza; l'ingresso LE è attivo basso (sopralineatura ovvero "pallino" di ingresso)

- condizione di memoria; l'ingresso LE è attivo alto (nessun sopralineatura ovvero nessun "pallino" di ingresso)