Memoria Rom a matrice nor
Inviato: 4 apr 2016, 19:24
Salve, volevo sapere come disegnare lo schema elettrico di una memoria ROM a matrice NOR.
Per esempio con organizzazione logica 16x1 bit (4 linee di indirizzo e 1 linea dati) e fisica 4x4. Il bit meno significativo corrisponde all'indirizzo 0.
Io disegnerei un decoder a 2 ingressi (A0,A1) e 4 uscite che seleziona la riga della memoria e un multiplexer con 4 ingressi,2 bit di indirizzamento (A2,A3) e un'uscita. Fin qui ci sono e so anche che in corrispondenza di uno 0 devo mettere un MOS. Quello che non capisco è l'ordine con cui memorizzare il contenuto. Se l'ultima parola fosse 0010 significa che in corrisponde di A0A1A2A3=0000 ho memorizzato 0, in A0A1A2A3=0001 memorizzo 1, A0A1A2A3=0010 memorizzo 0 e in A0A1A2A3=0011 memorizzo 0?? Spero si capisca
grazie
Per esempio con organizzazione logica 16x1 bit (4 linee di indirizzo e 1 linea dati) e fisica 4x4. Il bit meno significativo corrisponde all'indirizzo 0.
Io disegnerei un decoder a 2 ingressi (A0,A1) e 4 uscite che seleziona la riga della memoria e un multiplexer con 4 ingressi,2 bit di indirizzamento (A2,A3) e un'uscita. Fin qui ci sono e so anche che in corrispondenza di uno 0 devo mettere un MOS. Quello che non capisco è l'ordine con cui memorizzare il contenuto. Se l'ultima parola fosse 0010 significa che in corrisponde di A0A1A2A3=0000 ho memorizzato 0, in A0A1A2A3=0001 memorizzo 1, A0A1A2A3=0010 memorizzo 0 e in A0A1A2A3=0011 memorizzo 0?? Spero si capisca
grazie