ElectroYou

ciao devo preparare l'esame di architettura degli elaboratori 1 che purtroppo non ho passato a febbraio..in particolare non riesco a risolvere l'esercizio sulla macchina a stati finiti...
"si sintetizzi una macchina di Moore,caratterizzata da una linea di ingresso I di due bit(i1,i2) e un uscita N di due bit(n1,n2) che rappresenta un numero binario senza segno. Inizialmente N=00. Quando l'ingresso vale 00 od 11 il valore di N viene incrementato fino a 3(11) quindi viene decrementato fino a 0(00) quindi incrementato di nuovo e cosi via;altrimenti N rimane invariato.Si determini lo STG,STT,gestendo il segnale di clock"
la mia difficoltà è sullo STG..a me vengono 4 stati e so di per certo che ne dovrebbero venire 6

Ti aiuto volentieri,ma ti chiedo di rappresentare
il diagramma degli stati con Fidocad (la mia debole vista
non mi permette di leggere il grafico inviato...)

Una domanda: perché passi da N=00 a N=11?
La sequenza di N non dovrebbe essere 01,10,11 e poi 10,01,00?

si scusi:


Il punto è che dovrebbero venire 6 stati non 4...che cos'è che ho sbagliato?

Vedo che non hai tenuto conto dell'osservazione, quindi ripeto la domanda:
perché passi direttamente da N=00 a N=11?

no non avevo visto...N=00 ed N=11 sono le sucite che riconosce la macchina a stati finiti e l'esercizio chiede che se ho come ingressi 00 od 11 passo direttamente ad 11(quindi N=11).

Io leggo questo nell'enunciato

el92 ha scritto: Quando l'ingresso vale 00 od 11 il valore di N viene incrementato fino a 3(11)

quindi dovrebbe valere la sequenza del post[2].

ah ok..ma perché inizia considerando l'ingresso 01 e non 00?Visto che il dispositivo è controllato dal clock..quindi uno dei due bit di ingresso (es 01) è il clock giusto?

No, mi sembra tu faccia confusione: gli ingressi possono essere "sincronizzati" dal clock
ma sono distinti da questo (di solito gli ingressi si sincronizzano sul fronte opposto
a quello che commuta i FF).
Comunque se consideri la sequenza citata, ritrovi i 6 stati che cerchi.

salve grazie per le risposte..ho rifatto lo STG e il risultato dovrebbe essere una cosa di questo tipo:

Solo una cosa..lei ha messo 4 stati(due di 01 ed due di 10) che sono uguali,nel senso che riconoscono come ingressi i numeri 1 ed 2..non sarebbe stato piu semplice mettere due stati (01 ed 10)?

Non confondere gli stati con le uscite (gli stati sono 6,
le uscite 4). Infatti per gli stati occorrono 3 FF (da 000
a 101), quindi alcuni stati produrranno le stesse uscite.

Il tuo errore è quello di numerare gli stati con solo 2 bit
e quello di non considerare le 4 combinazioni degli ingressi
per il passaggio da ogni stato verso gli altri (nel caso particolare
possono essere ridotte a 2 se si considera invece che
i 2 ingressi separati il loro XOR (cioè ).

Aspetto la revisione dell'STG.