ElectroYou

Sono alla ricerca di un buon tutorial per scrivere i testbench in VHDL. Cercavo qualcosa che comprendesse anche esempi, ed una spiegazione sull'utilizzo del package TEXTIO per la gestione dei testi all'interno dei testbench.

Ringrazio chiunque voglia intervenire