Progettare porta logica NMOS con carico a svuotamento
Inviato: 17 set 2016, 8:31Salve ragazzi, volevo postarvi questo esercizio che, bene o male, sono riuscito a fare però non avendo i risultati, qualche dubbio resta.
Traccia:
a)Progettare una porta logica NMOS con carico a svuotamento che implementi la funzione:
Y= (A+B)CD+EF [TUTTO NEGATO] basandosi sull'invertitore di riferimento con (W/L)s=(2,06/1) e (W/L)l=(1/2,15) e trascurando gli effetti del substrato e delle variazioni delle tensioni gate-source.
1)Calcolare l'occupazione totale di area della porta assumendo una minimun feature size di 2 micron.
2)E' possibile utilizzare un progetto ad area minima?Giustificare la risposta.
3)Dimensionare i dispositivi della porta progettata al punto a) , in modo da rendere la transizione basso-alòo dell'uscita due volte più veloce senza alterare i livelli logici.
Ho fatto sia il punto principale(a) che , il primo.
Il mio dubbio resta nel rispondere la seconda domanda e nella terza.
Inizio con la seconda cioè quando si chiede progetto ad area minima, vuol dire che, bisogna porre il rapporto d'aspetto (quello più piccolo) uguale sia al MOSFET load e ai MOFET switch che fanno parte della rete pull-down, cioè tutti gli NMOS avranno quel dato rapporto d'aspetto più piccolo trovato ovviamente nelpòunto a).
Non credo sia, la riposta adatta perché lui dice se è possibile.
Per quanto riguarda la seconda domanda, io ho ragionato in questo modo, visto che devo rendere la transizione basso-alto più veloce , devo agire sul mosfet LOAD cioè andando a moltiplicare per due il denominatore del suo rapporto d'aspetto in maniera tale da dimezzare il rapporto d'aspetto e diminuire la transizione e aumentare la velocità. Visto che, non devo alterar i livelli logici, ho moltiplicato per due al numeratore di ogni rapporto d'aspetto degli NMOS che, fanno parte della rete pull-down.
Queste sono le mie risposte, spero nel vostro riscontro.
Grazie mille.
Traccia:
a)Progettare una porta logica NMOS con carico a svuotamento che implementi la funzione:
Y= (A+B)CD+EF [TUTTO NEGATO] basandosi sull'invertitore di riferimento con (W/L)s=(2,06/1) e (W/L)l=(1/2,15) e trascurando gli effetti del substrato e delle variazioni delle tensioni gate-source.
1)Calcolare l'occupazione totale di area della porta assumendo una minimun feature size di 2 micron.
2)E' possibile utilizzare un progetto ad area minima?Giustificare la risposta.
3)Dimensionare i dispositivi della porta progettata al punto a) , in modo da rendere la transizione basso-alòo dell'uscita due volte più veloce senza alterare i livelli logici.
Ho fatto sia il punto principale(a) che , il primo.
Il mio dubbio resta nel rispondere la seconda domanda e nella terza.
Inizio con la seconda cioè quando si chiede progetto ad area minima, vuol dire che, bisogna porre il rapporto d'aspetto (quello più piccolo) uguale sia al MOSFET load e ai MOFET switch che fanno parte della rete pull-down, cioè tutti gli NMOS avranno quel dato rapporto d'aspetto più piccolo trovato ovviamente nelpòunto a).
Non credo sia, la riposta adatta perché lui dice se è possibile.
Per quanto riguarda la seconda domanda, io ho ragionato in questo modo, visto che devo rendere la transizione basso-alto più veloce , devo agire sul mosfet LOAD cioè andando a moltiplicare per due il denominatore del suo rapporto d'aspetto in maniera tale da dimezzare il rapporto d'aspetto e diminuire la transizione e aumentare la velocità. Visto che, non devo alterar i livelli logici, ho moltiplicato per due al numeratore di ogni rapporto d'aspetto degli NMOS che, fanno parte della rete pull-down.
Queste sono le mie risposte, spero nel vostro riscontro.
Grazie mille.