ElectroYou

Ciao , ho problemi col punto a) , non capisco come faccia la Vlow ad essere 1V e la Vhigh ad essere 3.3 volt

Grazie mille.

Guarda ad esempio il caso di B=0 e A=0. Il transistor che scarica la capacita` e` M2. Indica su M2 dove sono source e drain, la tensione sul gate... e vedi che cosa capita.

In un MOS integrato, qual e` il source e quale il gate?

Fai il disegno con FidoCadJ, in modo che sia piu` facile spiegare cosa capita.

IsidoroKZ ha scritto:Guarda ad esempio il caso di B=0 e A=0. Il transistor che scarica la capacita` e` M2. Indica su M2 dove sono source e drain, la tensione sul gate... e vedi che cosa capita.

In un MOS integrato, qual e` il source e quale il gate?
.

Non capisco come tu abbia fatto a capire che il M2 è un p-mos , non ci sono segni particolari a dimostrarlo

Non mi sembrava di averlo detto, comunque si vede che e` un pmos dal pallino sul gate. E` la convenzione dei "logici". Guarda su fidocadj, ci sono molti dei simboli usati per i p e per gli n, compresi quelli.

IsidoroKZ ha scritto:Non mi sembrava di averlo detto,

Non poteva essere acceso con B=0 altrimenti :) , ti ringrazio moltissimo , non me ne ero mai accorto