ElectroYou

Ciao a tutti! Qualcuno riesce per favore ad aiutarmi? Ho qualche difficoltà a capire il circuito rappresentato da questo layout. Dovrei a partire da questo ricavare la funzione logica. La vista sembra dal top, sono in rosso quindi in teoria dei pMOS però le varie giunzioni non so se le ho capite bene.
Insomma a me viene in mente dal seguente layout:


qualcosa del genere:


Però credo che sia sbagliato perché a livello di funzione logica non mi dice niente... sembrano delle nand open drain insomma, non credo sia così. Qualcuno ha idea di come sia il circuito?

Partiamo da sotto. Hai la connessione di GND che va su un contatto. Quelle alternanze verde/bianco saranno degli nMOS. Sopra, ben più grandi per compensare la diversa mobilità, hai i cugini pMOS.
Sotto hai dunque la serie di 4 nMOS.
Sopra puoi notare che da OUT vai, 4 volte, su un contatto che, tramite un pMOS, finisce a VDD.
Il risultato è il seguente:

Grazie mille per la risposta, ora ci sono