Dubbio sul PLL
Buongiorno. Vi chiedo di aiutarmi per favore con un piccolo dubbio.
L'obiettivo principale di un phase-locked loop è solo agganciare alla frequenza di ingresso quella di uscita o anche dare informazione sulla frequenza di uscita ad esempio dando una certa tensione di uscita (VCO) che dipende dalla frequenza?
Da quello che ho capito ad esempio nel caso di un'architettura con porta logica XOR in ingresso, l'uscita dal filtro d'anello è una tensione che dipende anche dalla frequenza alla quale si è agganciati.
Nel caso di un'architettura invece con una macchina a stati in ingresso (vedi immagine allegata), quando la frequenza di uscita è agganciata abbiamo semplicemente la "Vc media" (credo si inteda la metà di Vcc). La VCO quindi non mi dà informazione sulla frequenza ma solo sull'agganciamento. (quando non si è agganciati invece la tensione è un'altra ma non so se è la massima o la minima, comunque estrema).
Mi viene il dubbio sul secondo caso, non so se ho capito bene come funziona - il tipo si chiama anche FSM (finite state machine).
L'obiettivo principale di un phase-locked loop è solo agganciare alla frequenza di ingresso quella di uscita o anche dare informazione sulla frequenza di uscita ad esempio dando una certa tensione di uscita (VCO) che dipende dalla frequenza?
Da quello che ho capito ad esempio nel caso di un'architettura con porta logica XOR in ingresso, l'uscita dal filtro d'anello è una tensione che dipende anche dalla frequenza alla quale si è agganciati.
Nel caso di un'architettura invece con una macchina a stati in ingresso (vedi immagine allegata), quando la frequenza di uscita è agganciata abbiamo semplicemente la "Vc media" (credo si inteda la metà di Vcc). La VCO quindi non mi dà informazione sulla frequenza ma solo sull'agganciamento. (quando non si è agganciati invece la tensione è un'altra ma non so se è la massima o la minima, comunque estrema).
Mi viene il dubbio sul secondo caso, non so se ho capito bene come funziona - il tipo si chiama anche FSM (finite state machine).