Pagina 1 di 2

Porta Nmos

MessaggioInviato: 14 ago 2019, 22:41
da kyrgios92
salve a tutti,
ho da implementare una funzione logica Y=(A+BC) e il testo dice "immaginando di avere a disposizione una quantità a piacere di integrati ognuno contenenti 4 MOS uguali con rapporti d'aspetto pari a 20/1 e
con un K'n=200 ."
Il dubbio che ho: dei 4 MOS ne uso solo 3 per implementare la porta,quel numero 4 influisce sul calcolo di Kn?
a cosa mi serve quel dato?

Re: Porta Nmos

MessaggioInviato: 15 ago 2019, 1:23
da IsidoroKZ
L'indicazione di quanti MOS ci sono per integrato serve solo a calcolare il numero di integrati, non cambia il valore di Kn. Non sono sicuro che si possa fare con 3 MOS, forse con 4 si riesce a fare. Poi bisogna vedere se hai richieste di velocita` o se basta che ci sia la fuzione.

Re: Porta Nmos

MessaggioInviato: 15 ago 2019, 10:42
da kyrgios92
IsidoroKZ ha scritto:L'indicazione di quanti MOS ci sono per integrato serve solo a calcolare il numero di integrati, non cambia il valore di Kn. Non sono sicuro che si possa fare con 3 MOS, forse con 4 si riesce a fare. Poi bisogna vedere se hai richieste di velocita` o se basta che ci sia la fuzione.

mi viene chiesto di minimizzare il ritardo complessivo del circuito ,ma il numero di integrati come si calcola?e se mi servono 3 MOS,come ne uso 4?

Re: Porta Nmos

MessaggioInviato: 15 ago 2019, 18:55
da dadduni
mi viene chiesto di minimizzare il ritardo complessivo del circuito

Quale ritardo? Salita, discesa, valore medio, valore peggiore?

E' obbligata la scelta di tecnologia CMOS? Gli integrati sono sia pMos che nMos?

Re: Porta Nmos

MessaggioInviato: 15 ago 2019, 19:30
da kyrgios92
dadduni ha scritto:
mi viene chiesto di minimizzare il ritardo complessivo del circuito

Quale ritardo? Salita, discesa, valore medio, valore peggiore?

E' obbligata la scelta di tecnologia CMOS? Gli integrati sono sia pMos che nMos?

il ritardo intende il tp,ovvero tphl e tplh,considerando come "rete di pull up" formata da una resistenza.

per cui il tplh si calcola tramite essa,il tphl lo avevo calcolato normalmente ,però non so se possa variare in base al numero di integrati.
Gli integrati penso si riferiscano solo agli nMos.

Re: Porta Nmos

MessaggioInviato: 15 ago 2019, 20:21
da wruggeri
Intervengo, anche se mi ero ripromesso di non farlo, per puntualizzare una cosa che secondo me dovrebbe essere chiara a ogni utente del forum (Pietro Baima ce l'ha pure scritta nella firma): nessuno qui ha la sfera di cristallo né ha il dovere di perdere tempo per capire i geroglifici e le indicazioni sbagliate.
Quando tu, Foto Utentekyrgios92, scrivi cose come "tplh" o "tphl" (che peraltro dovresti almeno scrivere in LaTeX per comprensibilità: t_{p, LH} e t_{p, HL}) di fatto non stai fornendo alcuna informazione utile, anzi stai (pigramente) assumendo che chi ti legge sia in dovere di immaginare cosa tu intendi dire con quelle sigle (perché se non le scrivi nemmeno in LaTeX questo sono: sigle illeggibili). Onestamente mi sembra umiliante per te e per me doverti scrivere questo messaggio, ma a quanto pare è necessario: la domanda che avresti dovuto porre è del tipo "come calcolare il tempo di propagazione delle due transizioni logiche?".

Re: Porta Nmos

MessaggioInviato: 15 ago 2019, 20:31
da kyrgios92
wruggeri ha scritto:Intervengo, anche se mi ero ripromesso di non farlo, per puntualizzare una cosa che secondo me dovrebbe essere chiara a ogni utente del forum (Pietro Baima ce l'ha pure scritta nella firma): nessuno qui ha la sfera di cristallo né ha il dovere di perdere tempo per capire i geroglifici e le indicazioni sbagliate.
Quando tu, Foto Utentekyrgios92, scrivi cose come "tplh" o "tphl" (che peraltro dovresti almeno scrivere in LaTeX per comprensibilità: t_{p, LH} e t_{p, HL}) di fatto non stai fornendo alcuna informazione utile, anzi stai (pigramente) assumendo che chi ti legge sia in dovere di immaginare cosa tu intendi dire con quelle sigle (perché se non le scrivi nemmeno in LaTeX questo sono: sigle illeggibili). Onestamente mi sembra umiliante per te e per me doverti scrivere questo messaggio, ma a quanto pare è necessario: la domanda che avresti dovuto porre è del tipo "come calcolare il tempo di propagazione delle due transizioni logiche?".


il tempo di propagazione so calcolarlo,mi chiedevo solo quel "4 MOS" a cosa servisse e,se dovessi modificare lo schema della porta logica,per cui generalmente se ne usano 3 di nMos;ad ogni modo,chiedo scusa per aver posto male la domanda.

Re: Porta Nmos

MessaggioInviato: 15 ago 2019, 20:34
da wruggeri
Come ti hanno già detto, per sapere a cosa serve la specifica relativa al numero di nMOS occorre capire intanto come devi implementare la porta: logica CMOS, logica nMOS-like (e secondo me è così, visto che dei pMOS non sappiamo niente), logica dinamica di qualche tipo?

Re: Porta Nmos

MessaggioInviato: 15 ago 2019, 21:22
da kyrgios92
wruggeri ha scritto:Come ti hanno già detto, per sapere a cosa serve la specifica relativa al numero di nMOS occorre capire intanto come devi implementare la porta: logica CMOS, logica nMOS-like (e secondo me è così, visto che dei pMOS non sappiamo niente), logica dinamica di qualche tipo?

il testo non fornisce informazioni su pmos,quindi è corretto come dici te.

Re: Porta Nmos

MessaggioInviato: 16 ago 2019, 7:59
da wruggeri
Benissimo, allora come pull-up possiamo usare un semplice resistore (che in realtà tendenzialmente dovrebbe essere un pMOS sempre attivo, ma per manifesta insufficienza di dati dobbiamo attenerci al modello ideale)... e per il pull-down che facciamo? Come implementeresti in linea di principio quella funzione logica?