Aiuto con risoluzione esercizio PMOS/NMOS

[Anak1n]

Salve a tutti ho un problema con la risoluzione di un esercizio di elettronica di base riguardante pmos/nmos, ovvero non riesco a capire come accorgersi che M1 è un nmos in questo circuito che metterò in allegato, immagino sia così perché nella risoluzione del punto a) ho un pull-up debole per VIN = 0 e un pull down forte per VIN = VDD indicandomi quindi che M1 è un nmos, ma come faccio a capirlo dal circuito senza le soluzioni ? non potrebbe benissimo essere un pmos ?

[boiler]

La domanda non è banale.

Quella che vedi è in sostanza una cella DRAM, un po' adattata allo scopo dell'esercizio.
W, per esempio, sta per word-line.
Il transistor è di tipo NMOS perché nell'applicazione è importante che la carica e scarica siano veloci e a parità di processo e area, un NMOS conduce meglio.

Perché non viene quindi disegnato come un NMOS, con la freccetta "in uscita"?
Perché l'esercizio è, come dicevo, semplificato.
Uno dei criteri principali di progettazione di una cella DRAM è l'isolazione di M1 quando W=0, che deve essere quanto maggiore possibile. Per ottenerla ci sono un paio di stratagemmi, uno dei quali è alimentare il circuito tra Vdd e Vdd/2 (quindi il riferimento, nel tuo circuito -il triangolino- è a Vdd/2). GND viene invece collegata al bulk di M1, causando così un back-biasing che riduce il leakage quando M1 non deve condurre. Ovviamente in questo caso il bulk non è collegato al source e il transistor è simmetrico. Insomma, il source cambia lato a dipendenza del fatto che Cl si stia caricando o scaricando.

Tornando alla tua domanda: potrebbe essere un PMOS? In teoria sì, ma come detto, per ragioni pratiche non si fa. Per l'esercizio tu consideralo per quello che è: un interruttore bidirezionale.

Saluti, Boiler