modulatori sigma delta
Inviato: 21 feb 2008, 12:46
Il principio è abbastanza semplice, un modulatore SD può essere usato sia come ADC che come DAC, ma anche come filtro decimatore (che poi non è altro che un DAC senza passa basso in uscita)
Faccio qualche esempio chiarificatore, anche perché il sigma delta è un oggettino abbastanza semplice che ha risolto parecchi problemi, sopratutto legati alla realizzabilità dei convertitori(immaginate di costruire un DAC a 12,14 bit, un dramma dal punto di vista layoutistico!). Quindi ritengo utile per un elettronico capire come fuziona e perché si usa tale oggettino.
-SD usato come ADC. di seguito è riportato uno schema di principio (SD del 1 ordine). Il blocco sommatore e l'integratore ovviamente li dovete vedere come un unica cosa, un semplice opamp integratore insomma.
Il segnale d'ingresso (nello schema manca il sovracampionamento) viene integrato(quindi continuamente sommato con sè stesso) e confrontato con un DAC ad 1bit che altro non è che un semplice comparatore con soglia a Vdd/2.
Il blocco DAC 1 bit è secondo me forviante e serve solo per intendere che il segnale digitale in uscita dal comparatore (inteso come 1 e 0) viene traformato in un segnale adattato alla dinamica del segnale d'ingresso(esempo 0-5V).
In uscita avremo quindi uno stream di bit il cui valore medio coincide col segnale analogico Vin.
Ora, qual è il vantaggio? il vantaggio è che, grazie al sovracampionamento, ovvero si prendono molti più punti rispetto al minimo sindacale imposto da Nyquist, la risoluzione ottenuta con 1 solo bit di uscita è la stessa di un ADC ad N bit!(ovviamente esiste un legame tra N ed il fattore OS di oversampling)
un sigma delta usato come DAC è invece moolto + semplice.
Facciamo un esempio base su un SD del 1 ordine prendendo un contatore modulo 2^N con carry ed ovviamente N bit in ingresso, quindi un contatore che, ad ogni colpo di clock, ingrementa la parola digitale in uscita della parola in ingresso, quindi non un contatore UP o DOWN, ma una macchina in grado di sommare tra loro parole digitali.
Bhè, allora è intuitivo capire che, se prendo come uscita il solo carry (e poi lo filtro passa basso), ho ottenuto un DAC sigma delta del 1 ordine...
esempio. contatore a 5 bit (modulo 32) e parola in ingresso COSTANTE pari a 4 (00100). E' evidente che ogni 8 colpi di clock avrò un overflow e quindi il bit di carry rimarra alto fino al colpo successivo. lo stream in uscita sarà quindi costituito da 7 seri ed un 1, quindi in media 1/8 che corrisponde a 4/32!
non a caso infatti questi oggetti li troviamo, ad esempio, nei lettori MP3 da 4 soldi, perché è possibile ricostruitre una parola digitale a moooolti bit (non conosco il protocollo MP3, ma credo >10 bit) con un SD ad 1 bit che lavora ad 1Gs/sec.
Ora, magari molti utenti non hanno esperienza di progettazione elettronica integrata, ma vi assicuro che la complessità pratica della realizzazione di una macchina DAC o ADC aumenta esponenzialmente col numero dei bit, ed è per questa ragione ch egli ultimi hanni i SD stanno spopolando.
Faccio qualche esempio chiarificatore, anche perché il sigma delta è un oggettino abbastanza semplice che ha risolto parecchi problemi, sopratutto legati alla realizzabilità dei convertitori(immaginate di costruire un DAC a 12,14 bit, un dramma dal punto di vista layoutistico!). Quindi ritengo utile per un elettronico capire come fuziona e perché si usa tale oggettino.
-SD usato come ADC. di seguito è riportato uno schema di principio (SD del 1 ordine). Il blocco sommatore e l'integratore ovviamente li dovete vedere come un unica cosa, un semplice opamp integratore insomma.
Il segnale d'ingresso (nello schema manca il sovracampionamento) viene integrato(quindi continuamente sommato con sè stesso) e confrontato con un DAC ad 1bit che altro non è che un semplice comparatore con soglia a Vdd/2.
Il blocco DAC 1 bit è secondo me forviante e serve solo per intendere che il segnale digitale in uscita dal comparatore (inteso come 1 e 0) viene traformato in un segnale adattato alla dinamica del segnale d'ingresso(esempo 0-5V).
In uscita avremo quindi uno stream di bit il cui valore medio coincide col segnale analogico Vin.
Ora, qual è il vantaggio? il vantaggio è che, grazie al sovracampionamento, ovvero si prendono molti più punti rispetto al minimo sindacale imposto da Nyquist, la risoluzione ottenuta con 1 solo bit di uscita è la stessa di un ADC ad N bit!(ovviamente esiste un legame tra N ed il fattore OS di oversampling)
un sigma delta usato come DAC è invece moolto + semplice.
Facciamo un esempio base su un SD del 1 ordine prendendo un contatore modulo 2^N con carry ed ovviamente N bit in ingresso, quindi un contatore che, ad ogni colpo di clock, ingrementa la parola digitale in uscita della parola in ingresso, quindi non un contatore UP o DOWN, ma una macchina in grado di sommare tra loro parole digitali.
Bhè, allora è intuitivo capire che, se prendo come uscita il solo carry (e poi lo filtro passa basso), ho ottenuto un DAC sigma delta del 1 ordine...
esempio. contatore a 5 bit (modulo 32) e parola in ingresso COSTANTE pari a 4 (00100). E' evidente che ogni 8 colpi di clock avrò un overflow e quindi il bit di carry rimarra alto fino al colpo successivo. lo stream in uscita sarà quindi costituito da 7 seri ed un 1, quindi in media 1/8 che corrisponde a 4/32!
non a caso infatti questi oggetti li troviamo, ad esempio, nei lettori MP3 da 4 soldi, perché è possibile ricostruitre una parola digitale a moooolti bit (non conosco il protocollo MP3, ma credo >10 bit) con un SD ad 1 bit che lavora ad 1Gs/sec.
Ora, magari molti utenti non hanno esperienza di progettazione elettronica integrata, ma vi assicuro che la complessità pratica della realizzazione di una macchina DAC o ADC aumenta esponenzialmente col numero dei bit, ed è per questa ragione ch egli ultimi hanni i SD stanno spopolando.
, dando in uscita un overflow).
