Quante iterazioni servono per un PCB?
Forse conoscete la situazione: c'è un nuovo progetto, qualcuno ha un'idea che potrebbe diventare un prodotto e voi, elettronici, dovete convertire l'idea di un gruppo di scienziati in qualcosa di ingegnerizzato.
Ci lavorate e create un primo prototipo. Questo spesso ha qualche problema che viene risolto in una o piú iterazioni successive. Insomma, viene raffinato, migliorato e i bug vengono eliminati.
Recentemente in una riunione il capo di un altro reparto ha candidamente chiesto "insomma, ma è possibile che per ogni progetto l'elettronica richieda sempre 2 tentativi?"
Sì, avete letto bene, 2. Per la loro percezione sembra essere troppo.
È come per lo sviluppatore software, che scrive tutto il codice in una volta, clicca alla fine su compila e tutto funziona, o no?
Da un lato, questo la dice lunga sul totale distacco dalla realtà di certa gente.
Dall'altro uno si chiede se effettivamente la qualità del proprio lavoro è insufficiente. Il che è piuttosto demoralizzante. Poi, con uno sforzo mentale ci si convince che una seconda iterazione sia normalissima e da accettare.
Ma per curiosità, nel vostro ambito, quanti "tentativi" considerate accettabili? E quanti sono la norma?
Per darvi un'idea del tipo di progetto:
- campo completamente nuovo, la nostra ditta non ha mai fatto nulla del genere
- 201 componenti, tra cui un BGA 9x9 con passo 0.65 mm
- interfacce a board esterne, tra cui una VITA 57.1 FMC verso una FPGA
- mixed signals: linee digitali LVDS con 2.5 GBps di dati e circuiti analogici di precisione
- PCB a 6 strati, impedenza controllata e design con blind&buried vias
- 4 alimentazioni distinte con power sequencing
- due generatori di impulso controllati con risoluzione di 200 ns e triggerati esternamente con delay impostabile. Uscita in corrente, con intensità impostabile.
L'errore, in tutta questa roba, è il pin di un componente che è stato pilotato dal voltage domain sbagliato e quindi non riconosce il livello alto come tale. Non che debba giustificarmi, ma anche chi ha fatto la review del mio schema non se n'è accorto (ed è uno pignolo) perché è molto fuorviante:
Gli ingressi I2C e il pin che ne controlla l'indirizzo (ADDR) fanno riferimento a livelli logici diversi.
È lì nero su bianco? Sì.
Ho sbagliato io? Certamente.
È stata una bella scelta da parte di TI? Forse.
Scusate lo sfogo e ignorate pure il thread
Boiler
Ci lavorate e create un primo prototipo. Questo spesso ha qualche problema che viene risolto in una o piú iterazioni successive. Insomma, viene raffinato, migliorato e i bug vengono eliminati.
Recentemente in una riunione il capo di un altro reparto ha candidamente chiesto "insomma, ma è possibile che per ogni progetto l'elettronica richieda sempre 2 tentativi?"
Sì, avete letto bene, 2. Per la loro percezione sembra essere troppo.
È come per lo sviluppatore software, che scrive tutto il codice in una volta, clicca alla fine su compila e tutto funziona, o no?
Da un lato, questo la dice lunga sul totale distacco dalla realtà di certa gente.
Dall'altro uno si chiede se effettivamente la qualità del proprio lavoro è insufficiente. Il che è piuttosto demoralizzante. Poi, con uno sforzo mentale ci si convince che una seconda iterazione sia normalissima e da accettare.
Ma per curiosità, nel vostro ambito, quanti "tentativi" considerate accettabili? E quanti sono la norma?
Per darvi un'idea del tipo di progetto:
- campo completamente nuovo, la nostra ditta non ha mai fatto nulla del genere
- 201 componenti, tra cui un BGA 9x9 con passo 0.65 mm
- interfacce a board esterne, tra cui una VITA 57.1 FMC verso una FPGA
- mixed signals: linee digitali LVDS con 2.5 GBps di dati e circuiti analogici di precisione
- PCB a 6 strati, impedenza controllata e design con blind&buried vias
- 4 alimentazioni distinte con power sequencing
- due generatori di impulso controllati con risoluzione di 200 ns e triggerati esternamente con delay impostabile. Uscita in corrente, con intensità impostabile.
L'errore, in tutta questa roba, è il pin di un componente che è stato pilotato dal voltage domain sbagliato e quindi non riconosce il livello alto come tale. Non che debba giustificarmi, ma anche chi ha fatto la review del mio schema non se n'è accorto (ed è uno pignolo) perché è molto fuorviante:
Gli ingressi I2C e il pin che ne controlla l'indirizzo (ADDR) fanno riferimento a livelli logici diversi.
È lì nero su bianco? Sì.
Ho sbagliato io? Certamente.
È stata una bella scelta da parte di TI? Forse.
Scusate lo sfogo e ignorate pure il thread
Boiler