Cos'è ElectroYou | Login Iscriviti

ElectroYou - la comunità dei professionisti del mondo elettrico

integrato per clock distribution differenziale

Elettronica lineare e digitale: didattica ed applicazioni

Moderatori: Foto UtenteBrunoValente, Foto UtenteDirtyDeeds, Foto Utentecarloc, Foto UtenteIsidoroKZ, Foto Utenteg.schgor

0
voti

[1] integrato per clock distribution differenziale

Messaggioda Foto UtenteBeppe82 » 5 lug 2012, 12:30

salve
cercavo un suggerimento su un integrato che mi possa generare un clock differenziale a partire da un clock single ended
frequenza del clock 6 MHz
capacità di pilotaggio almeno 30 mA
tensione di alimentazione 3,3 V
corrente a riposo < 1mA
package più piccolo possibile, magari un 6 pin sot


attualmente uso una coppia di porte NAND CMOS tinylogic per bufferzzare e creare il complementare ed ottengo così una cosa abba discreta, ma la soluzione non mi piace molto anche perché la massima capacità di carico delle porte è 15 mA e sono al limite

PS: non sparatemi chip dedicati che tirano fino al GHz, quelli li ho trovati pure io ma mi assorbono centinaia di mA a riposo :lol: :lol:

grazie
Avatar utente
Foto UtenteBeppe82
128 1 1 4
Frequentatore
Frequentatore
 
Messaggi: 133
Iscritto il: 2 ott 2011, 17:01

1
voti

[2] Re: integrato per clock distribution differenziale

Messaggioda Foto Utentesimo85 » 8 lug 2012, 1:20

Ciao Foto UtenteBeppe82,
Beppe82 ha scritto:non mi piace molto anche perché la massima capacità di carico delle porte è 15 mA e sono al limite

Non potresti usare dei MOSFET sugli output delle porte? Eventualmente, se possibile, usare un operazionale per ciascun output come inseguitore di tensione.. Ma è solo una idea per il momento quindi..
Avatar utente
Foto Utentesimo85
30,8k 7 12 13
Disattivato su sua richiesta
 
Messaggi: 9930
Iscritto il: 30 ago 2010, 4:59

0
voti

[3] Re: integrato per clock distribution differenziale

Messaggioda Foto UtenteBeppe82 » 8 lug 2012, 9:50

si ci avevo già pensato, ma rimane sempre il problema di fondo che il clock generato è sempre "pseudo simmetrico" perché è presente una differenza dovuta al ritardo della porta NOT su uno dei due rami (non che la cosa sia drammatica, però c'è). la cosa veramente pessima di questa soluzione è che dovrei montare 4 componenti invece dei 2 attuali
Avatar utente
Foto UtenteBeppe82
128 1 1 4
Frequentatore
Frequentatore
 
Messaggi: 133
Iscritto il: 2 ott 2011, 17:01

0
voti

[4] Re: integrato per clock distribution differenziale

Messaggioda Foto UtenteBeppe82 » 9 lug 2012, 17:02

alla fine proverò la soluzione di usare due NC7SZ58 (Universal Configuration 2 Input Logic Gates) non in cascata, una come buffer e una come not

la capacità di pilotaggio è di 32 mA a 5 V
Avatar utente
Foto UtenteBeppe82
128 1 1 4
Frequentatore
Frequentatore
 
Messaggi: 133
Iscritto il: 2 ott 2011, 17:01


Torna a Elettronica generale

Chi c’è in linea

Visitano il forum: Nessuno e 41 ospiti