clock da 60"

[setteali]

Così non può funzionare. Le cose non sono così semplici.
................

difatti in [1]

"setteali".........
La mia richiesta è invece rivolta a come fare il clock che mi eccita la bobina ogni minuto.
La mia idea di partenza di come costruirlo è la seguente:
Un oscillatore a cristallo e un divisore e controllare la bobina da un NE555 per regolare la lunghezza dell'impulso e pilotare un mosfet sulla bobina......

e l'ho riportata su disegno, è possibile apportare delle modifiche o seguire un circuito impostato diversamente per ottenere un impulso ogni minuto ?

I reset sia dei CD che del 555 non li ho messi perché lo schema non finito , ma era logico che andavano messi.

[boiler]

La divisione è giusta, ma valgono le osservazioni di venexian.
È comunque un problema che si può risolvere:

Sorgente FidoCadJ | Ingrandisci | Cos'è Fidocad

Il flip-flop potrebbe essere per esempio un SN74LVC1G80, che è attivo sul fianco positivo del clock. I counter lo sono invece sul fianco negativo. A 32 kHz, indipendentemente da quanto traballante sia la logica, con un sistema a due fasi come questo hai sempre sufficiente hold e setup.

Nota che uso l'uscita negata del FF per il 555, il trigger dello stesso è infatti a logica negata.

In circuiti CMOS è essenziale non lasciare ingressi flottanti. Questo è uno dei motivi per cui ho usato la porta AND che ti resta come buffer. L'altro è che mettendola vicina al quarzo riduci un po' il carico capacitivo sullo stesso, che sposterebbe la frequneza di lavoro. Intendiamoci: la porta stessa ha una capacità di ingresso e ci sarebbero soluzioni migliori... ma meglio di niente.

Deriva il clock per il FF dal pin 9 del CD4060, altrimenti ce l'hai invertito.

Ho modificato i rapporti di divisione usando tutti i 14 bit del 4060 in modo da non avere bisogno di reset su questo counter. Il reset inibisce infatti anche l'oscillatore: non ne usciremmo piú. Il secondo stadio conta continuamente fino a 120 e viene resettato dall'uscita positiva del FF. Così facendo contiamo da 0 a 120, che corrisponde a 1 minuto e 0.5 s. Questo errore è piccolo, ma si accumula e quindi in realtà non acettabile. Dato che il CD4040 ha un'uscita per ogni singolo bit (anche l'LSB) puoi facilmente modificare il collegamento delle porte AND in modo da avere 1 in ingresso al FF quando il counter è a 119.

Per finire, il 555 è un mostro. In un'applicazione del genere io userei un semplice elemento RC su un transistor NPN. Il FF che ti ho indicato non ha problemi a dare una botta di corrente su un carico capacitivo: carichi C tramite un diodo collegato all'uscita non invertente e lasci che si scarichi tramite una resistenza adeguata nella base del transistor. La scelta di R e C determina il tempo durante il quale il transistor conduce. Con l'effetto benefico che la corrente attraverso la bobina decresce "lentamente" e non genera quindi picchi di tensione.
Se preferisci il FET, puoi usarlo mettendo la resistenza tra gate e GND.

Boiler

[brabus]

ma un bel microcontrollerino, non lo vogliamo?

[boiler]

ma un bel microcontrollerino, non lo vogliamo?

Permetterebbe anche di passare facilmente ad una modalità con un paio di impulsi al secondo, per regolare l'ora.

[Max2433BO]

[OT]

perché non scrivete più piccolo?!?!?

... ho dovuto utilizzare il pulsante [cita] per leggere quello che avevate scritto...

... dannazione a voi brabus e boiler!!!!

[/OT]

Max

[setteali]

Bene boiler , mi sembra già quasi perfetto per riportarlo ad uno schema completo che vedrò di fare stasera e poi ci aggiorniamo, grazie.

Per brabus, capisco che sei portato ai microcontrollori e che hai pratica ed esperienza nel programmarli, cosa che io non ne ho manco un grammo e dopo ho tanti di questi integrati che riuscirei a montarne una piccola serie giornaliera devo quindi cercare di ridurre anche gli spazi

[venexian]

Volendo utilizzare la soluzione in [12], è necessario collegarsi al quarzo sul piedino di uscita dell'integrato, non su quello di ingresso, molto più sensibile al carico parassita.

Se invece di utilizzare per la sincronizzazione il clock a frequenza massima, si utilizza un opportuno clock più lento è possibile eliminare l'anacronistico 555 e connettere il mosfet direttamente all'uscita del FF.

[boiler]

Volendo utilizzare la soluzione in [12], è necessario collegarsi al quarzo sul piedino di uscita dell'integrato, non su quello di ingresso, molto più sensibile al carico parassita.

Giusto, l'informazione corretta è contenuta in

Deriva il clock per il FF dal pin 9 del CD4060, altrimenti ce l'hai invertito.

Lo schema è sbagliato, lo correggo.

Grazie per l'informazione.

Se invece di utilizzare per la sincronizzazione il clock a frequenza massima, si utilizza un opportuno clock più lento è possibile eliminare l'anacronistico 555 e connettere il mosfet direttamente all'uscita del FF.

Qui la faccenda diventa complicata: se l'uscita del FF resta alta per piú di un ciclo, anche il secondo stadio di divisione resta in reset per piú di un ciclo. Ergo, lo stato 0 del counter dura piú di 0.5 s. Questo porta ad un conteggio sbagliato. L'effetto va compensato facendo reagire la logica combinatoria ad un valore del counter minore. Bisogna però fare attenzione anche al fatto che il clock a frequenza minore arrivi sincrono al raggiungere del valore scelto, altrimenti si hanno anche qui ritardi.

Secondo me è inutilmente complicato. Concordo sull'eliminazione del 555, ma terrei il counter pulito. (KISS: keep it simply stupid nonché keep it strictly synchronous)

Boiler

[venexian]

Non mi sembra ci sia nulla di 'sporco'. Se la decodifica dello stato viene fatta con una 4-NAND, con la seconda porta si può invertire l'uscita 2^13 del 4060 e usarla come clock per il FF. In questo modo si ha un impulso di 1/4 di secondo con un circuito più semplice di quello attuale.

[boiler]

Se ho capito bene cosa intendi, la tua soluzione porta a questo timing:

Sorgente FidoCadJ | Ingrandisci | Cos'è Fidocad

Quando il counter arriva a 199, l'uscita dell'AND va a 1.
Al fianco negativo di /2^13 (il FF è positive-edge triggered, ma invertiamo il segnale) l'uscita del FF, e così il RST, vanno a 1. Il reset è asincrono e quindi l'uscita del counter va a 0, seguita dall'uscita dell' AND. Al prossimo fianco attivo il FF toglie il reset. Il problema è che quel fianco è attivo anche per il 4040. Lo stato successivo l'ho marcato con un punto di domanda. Se il counter incrementa in queste condizioni (rimozione del segnale di reset contemporaneamente ad un fianco attivo) è una questione di quale segnale ha il routing migliore, di threshold delle porte logiche (quindi di temperatura, di tensione di alimentazione) e in parte probabilmente anche di fase lunare e culo.

Possiamo lasciare tutto come dici, ma non invertire il clock dato in pasto al FF. In tal caso abbiamo

Sorgente FidoCadJ | Ingrandisci | Cos'è Fidocad

Così facendo abbiamo ripristinato il clock a due fasi che garantisce che l'uscita del FF non vari mai durante un fianco attivo del clock dei counters (e viceversa!).

E a questo punto dovrebbe essere chiaro a tutti il motivo per cui qualcuno aveva suggerito l'uso di un microcontroller.