Cos'è ElectroYou | Login Iscriviti

ElectroYou - la comunità dei professionisti del mondo elettrico

Latch SR: stato iniziale

Elettronica lineare e digitale: didattica ed applicazioni

Moderatori: Foto Utenteg.schgor, Foto UtenteBrunoValente, Foto Utentecarloc, Foto UtenteIsidoroKZ

0
voti

[11] Re: Latch SR: stato iniziale

Messaggioda Foto Utentejaelec » 26 nov 2023, 17:50

jaelec ha scritto:Espongo il mio ragionamento
Non conosco tempi di propagazione dell'effetto dell'ingresso sull'uscita e le possibili differenze tra una porta e l'altra. Dilatando in maniera abnorme le cose, ma immaginando sempre di restare in proprorzione e tanto per fissare le idee, ho ragionato pensando che l'effetto del cambio ingresso si senta in uscita dopo un'ora nella prima porta NOR (in alto) e dopo un'ora e un minuto nella seconda NOR. Ora è vero come dici tu che dopo un'ora all'ingresso della porta in basso ci sarà 1-0 ma questo si rifletterà sulla sua uscita solo dopo un'altra ora e un minuto. Nel frattempo quindi l'uscità Q2 continuerà ad essere 1 e continuerà a presentarsi come 1 sulla porta in alto con tutte le conseguenze a catena del caso...


Mi auto cito perché, come già accennavo, questo ragionamento potrebbe non essere adatto alla situazione all'accensione (per dirlo dovrei conoscere meglio cosa fisicamente succede all'accensione) però, per esporre comunque lo stesso problema, può essere adatto a rappresentare una situazione di partenza nella quale a causa di S e R tenuti entrambi a 1 le uscite sono entrambe zero, e poi a un certo punto immaginiamo di portare in contemporanea S e R a zero. Anche in tal caso l'esperienza (stando a quanto ho letto) mostra che l'uscita sarà a caso ma stabilmente una delle due possibili e vorrei capire come e perché.
Avatar utente
Foto Utentejaelec
140 3 5
Stabilizzato
Stabilizzato
 
Messaggi: 303
Iscritto il: 6 dic 2021, 10:46

1
voti

[12] Re: Latch SR: stato iniziale

Messaggioda Foto Utentegill90 » 26 nov 2023, 18:01

jaelec ha scritto:Nel frattempo quindi l'uscità Q2 continuerà ad essere 1 e continuerà a presentarsi come 1 sulla porta in alto con tutte le conseguenze a catena del caso...

Il tuo ragionamento non funziona perché tu supponi di "congelare" i valori e riproporli in uscita dopo un certo riatrdo, ignorando quello che fa la retroazione sul circuito nell'istante in cui lo stato commuta.

In pratica quello che succede è che ciascuna uscita agisce inibendo o attivando l'altra, quindi quel valore che tu supponi propagato "dopo un'ora e un minuto" in realtà cambia e non viene proprio propagato.
Se parti con gli ingressi entrambi a 0 (cioè non stai forzando lo stato e lasci il sistema libero di evolvere) puoi supporre che ciascuna NOR sia praticamente (quasi) come un inverter:



In prima approssimazione le tue porte logiche non sono altro che dei generatori di corrente (non lineari, ma poco ci importa) sulle capacità di ingresso dei MOSFET.
Ovviamente, quando accendiamo il circuito supporremo tutti i nodi a 0: quando attacchiamo l'alimentazione, entrambe le porte avranno attivo il loro PMOS e cominceranno a caricare le uscite.
Supponiamo ora che uno dei due PMOS sia molto sbilanciato rispetto all'altro, ad esempio della seconda porta logica con una transconduttanza minore (cioè eroga meno corrente a parità di tensione di gate):



Il nodo O1 salirà più velocemente, mentre O2 sarà più lento.
Nota: visto che O1 sale più velocemente, questo contribuirà ulteriormente a rallentare ancora di più il gate in basso, visto che il PMOS tenderà a spegnersi.

Ora per semplicità supponiamo di caratterizzare l'inverter semplicemente con la sua tensione di soglia (linea tratteggiata orizzontale grigia nel disegno), di modo che sotto la soglia conduce il PMOS, e sopra la soglia conduce l'NMOS.

Al tempo t_0 O1 raggiungerà la soglia prima di O2, e a questo punto ti chiedo: cosa succede dopo?
Avatar utente
Foto Utentegill90
3.437 3 6 12
Master EY
Master EY
 
Messaggi: 1024
Iscritto il: 1 set 2011, 16:18

0
voti

[13] Re: Latch SR: stato iniziale

Messaggioda Foto Utentejaelec » 27 nov 2023, 11:00

gill90 ha scritto:...
Al tempo t_0 O1 raggiungerà la soglia prima di O2, e a questo punto ti chiedo: cosa succede dopo?

Dopo succede che si disattiva il PMOS (di O2) e si attiva l'NMOS (di O2) che comincia a scaricare anche quello che aveva caricato il PMOS fino a quel momento (senza raggiungere la soglia e quindi senza produrre cambiamenti).

Non ho esperienza in merito e potrei non aver risposto in maniera corretta. Tuttavia la questione generale che ponevo mi sembra pienamente risolta.
Ti ringrazio per aver avuto la bontà di condividere le tue conoscenze.
Avatar utente
Foto Utentejaelec
140 3 5
Stabilizzato
Stabilizzato
 
Messaggi: 303
Iscritto il: 6 dic 2021, 10:46

0
voti

[14] Re: Latch SR: stato iniziale

Messaggioda Foto Utentegill90 » 27 nov 2023, 21:02

Esatto!
Il sistema si auto-stabilizza in uno dei due punti di lavoro perché la retroazione aiuta a posizionarsi in uno dei due stati stabili, ma non può oscillare perché non hai sufficienti componenti reattivi per farlo (te ne servirebbero almeno 3).
Il ragionamento che facevi tu inizialmente equivale a introdurre un ulteriore ritardo nella catena, e allora sì che hai sufficienti elementi per renderlo oscillante (vedi Barkhausen)
Avatar utente
Foto Utentegill90
3.437 3 6 12
Master EY
Master EY
 
Messaggi: 1024
Iscritto il: 1 set 2011, 16:18

Precedente

Torna a Elettronica generale

Chi c’è in linea

Visitano il forum: Nessuno e 109 ospiti