Sample&Hold

[jordan20]

Come dice giustamente PietroBaima, il punto di lavoro lo decidi tu, un base al controllo digitale ON/OFF di tensione che dai sul gate del MOS. Se dai 0 V, allora l'NMOS è interdetto (interruttore aperto, fase di HOLD). Se dai un impulso positivo tale che Vg > Vt (dove Vt è la tensione di soglia del MOS), l'NMOS va in conduzione, per l'esattezza in regione di triodo, dove si comporta "come se fosse" un interruttore chiuso (con una resistenza di canale di poche decine di ohm).
Quindi il segnale di "polarizzazione" è quello che applichi al gate per interdire o meno il canale del MOS.
Il piccolo segnale è quello che dal source va verso il drain, ovvero l'ampiezza della tua Vds. E' chiaro che se l'ampiezza del segnale di source è più grande del segnale di gate, avrai Vgs = Vg - Vs < 0, e quindi l'NMOS è interdetto indipendentemente dal comando digitale applicato in gate. La raccomandazione che sia un "piccolo" segnale indica proprio questo: l'ampiezza del segnale che stai campionando deve essere piccola rispetto al comando di gate applicato durante la fase di SAMPLE.
Infatti, proprio per evitare questo problema, l'interruttore di un S&H è formato da un NMOS e un PMOS messi in parallelo (uno switch analogico o porta di trasmissione) in modo tale che quando un transistor sta andando in interdizione, l'altro sta andando in zona di triodo, funzionando in modo complementare e mantenendo una resistenza di canale costante.