Comportamento PIC con n. 2 Timer interrupt vicini

[demos81]

Scusate, forse ho capito dove sta la cavolata cosmica alla base del mio ragionamento.
Su un datasheet di uno dei tanti PIC trovo:
When an instruction that clears the GIE bit is executed, any interrupts that were pending for execution in the next cycle are ignored. The interrupts, which were ignored, are still pending to be serviced when the GIE bit is set again.
e inoltre:

The interrupt flag bit(s) must be cleared in software before re-enabling interrupts to avoid multiple interrupt
requests.
Insomma non perdo esecuzioni, ricordavo un concetto all'esatto opposto. Mea culpa!

[WALTERmwp]

n teoria ho sempre letto che se io esco dalla routine di interrupt senza aver resettato un flag questo non darà più luogo a un interrupt per l'assenza del nuovo fronte di salita che dovrebbe attivarlo.

... infatti.
Se tu vedi la flag, gestisci l'azione da te prevista ed associata e resetti la flag medesima.
Se non la vedi ( ... perché sei già "oltre" nel processo sequenziale della ISR) non fai niente ma, appunto, la flag è e rimane attiva; ricordati che in questa condizione, mentre cioè operi all'interno della ISR, sei sempre con GIE disattivato.
Quando esci dalla ISR, la concomitanza del ripristino del GIE e della presenza dello stato ancora attivo della flag (rimasta appunto attiva perché non la hai vista e quindi non la hai "resettata"), consentono il "passaggio" di un altro "trigger" che causa, di nuovo, la esecuzione della ISR.

Saluti