Idea programma vhdl

[Wed_17]

Ciao a tutti,
ho una fpga disponibile, una Virtex xsv 300, montata sulla borad 1.1:
http://www.xess.com/manuals/xsv-manual-v1_1.pdf
E'inoltre presente un codec audio:
http://web.diegm.uniud.it/abramo/Elettr ... K4520A.pdf
Vorrei realizzare una specie di riconoscitore di note, ovvero, supponendo di avere un segnale audio ad una determinata frequenza (lasciando per ora perdere contributi ad altre frequenze) volevo fare in modo che sui display comparisse la relativa nota. La mia idea è quella di fare un programma che sostanzialmente conti i fronti di salita del segnale d'ingresso con quelli del clock, e in base al numero risultate sapere che nota è (una specie di contatore). Il segnale però in ingresso dal jack viene digitalizzato mediante un ADC all'interno del codec. La mia domanda è: considerando il bit più significativo in uscita dall'ADC, posso dare questo in pasto al programma vhdl realizzato in modo da riconoscere la nota? In altre parole, il bit più significativo in uscita dall' ADC ha la stessa frequenza del segnale d'ingresso? E' fattibile come cosa o completamente irrealizzabile?
Grazie a tutti