Gestione interruzioni stm32-f3

[Vibia]

Buonasera,

Mi sono da poco approcciato a questa scheda e volevo chiedervi un informazione inerente alla gestione delle interruzioni
Da quanto ho potuto dedurre le interruzioni possono essere mascherabili e non mascherabili
quelle mascherabili possono essere ignorate mentre quelle non mascherabili devono essere gestite dalla cpu obbligatoriamente.
Di default le interruzioni sono mascherate e si scelgono quelle che devono essere viste dalla cpu.

Volevo provare a capire alcune istruzioni relative alla gestione delle interruzioni di un programma che accende il led alla pressione del tastino user.

Codice: Seleziona tutto


NVIC->ISER[1] |= 1<<22; //abilito l'interruzione del TIM6
EXTI->IMR |= 1<<0; //non maschero l'interrupt request sulla linea 0
EXTI->EMR |= 1<<0; //non maschero l'event request sulla linea 0
EXTI->FTSR |= 1<<0; //scelgo come fronte quello di discesa per l'interruzione sulla linea 0
NVIC->ISER[0] |= 1<<6; //abilito l'interruzione esterna EXTI0



Le mie domande sono le seguenti:
1)Ho provato a cercare sul reference manual ISER ma non trovo nulla, da quanto posso capire è un vettore in cui è possibile abilitare il timer 6 e anche altre periferiche ma sul manuale non riesco a capire alcune cose.

Nello specifico alla voce NVIC, che il Nested vectored interrupt controller ovvero il contenitore di tutti questi vettori, ho trovato una bella tabella in cui sono riportati tutti i vettori di NVIC ed ho visto che alla posizione 6 c'è l'interrupt sulla linea EXTI0 mentre per quanto riguarda la prima istruzione alla posizione 22 trovo qualcosa che non c'entra nulla con il TIM6

2)IMR e EMR sono semplicemente dei modi per rendere visibili le interruzioni giusto?



Vi ringrazio in anticipo per la risposta

[simo85]

In questo articolo:

http://www.electroyou.it/simo85/wiki/stm32f4xx-tutorial

Trovi un esempio della gestione interrupt con un ST Cortex M4 sulla linea EXTIO. Penso ti possa essere utile..

Buon proseguimento.

[Vibia]

Ciao ti ringrazio per l'aiuto