Layout condensatori di filtraggio, vias, impedenza

[stefanob70]

Sui valori capacitivi dei condensatori ti posso affermare che usano valori standard...nella maggioranza dei casi sulle alimentazioni dei MICRO o MCU.

[brabus]

Una volta ho tolto a uno a uno i condensatori di bypass da un circuito a microcontrollore.

SENZA alcun condensatore di bypass, funzionava tutto comunque. La cosa non deve sorprendere.

Qual è il messaggio?

[stefanob70]

Confermo con quanto dice brabus,molto spesso mi capitano schede MCU con condensatori da sostituire ma senza che questi abbiano a che fare con il buon funzionamento della logica.

[StefDrums]

Una volta ho tolto a uno a uno i condensatori di bypass da un circuito a microcontrollore.

SENZA alcun condensatore di bypass, funzionava tutto comunque. La cosa non deve sorprendere.

Qual è il messaggio?

Confermo con quanto dice brabus,molto spesso mi capitano schede MCU con condensatori da sostituire ma senza che questi abbiano a che fare con il buon funzionamento della logica.

So bene che il uC funziona lo stesso, infatti quei condensatori sono utilizzati soprattutto per evitare problematiche legate ai disturbi che la logica introduce sulle linee di alimentazione. Anche senza il uC funziona benissimo, ma gli altri componenti potrebbero risentirne.

[brabus]

Già.

Allora, vediamo... no, non ci riesco.
Senza sapere qualcosa in più di questo circuito non riesco proprio a formulare nulla di sensato.

Sappiamo che è un PIC, sappiamo che è in QFP. Stop.

Per me è la cipolla.

[stefanob70]

Era solo un osservazione all'argomento StefDrums sui condensatori di by pass.
I layout intermedi sono plane layer +Vcc?
e i Vias passarli dal Top al Bottom non dovrebbe creare problema,anche se quando si creano i PCB non esiste la formula teorica perfetta che ti garantisce il successo al 100%.
comunque mi sembra avevo gia' risposto al post precedente che se non si tratta di segnali "High Speed"il problema non c'e'.

Edit:
volevo aggiungere che in fase ti prototipazione anche la via sperimentale e' consigliabile.

[brabus]

stefanob70, forse ci siamo capiti male, non mi riferisco a te, bensì proprio a StefDrums! Se ci desse qualche info in più si potrebbe iniziare a ragionare.

Visto che siamo in tema, vorrei approfondire una cosa. Senza giudizio, solamente per curiosità personale, voglio capire qual è la percezione rispetto a questo argomento. Per farlo, vorrei partire da questo punto: stefanob70, riusciresti a darmi una definizione di segnale "High Speed"? Qual è la discriminante?

[stefanob70]

Ma non era riferito a te il mio commento brabus
Ti rispondo al volo perché ho mezz'ora di pausa...poi se vogliamo approfondire ci risentiamo.
Allora quando usavo Orcad layout(anni 90) per lo sbroglio dei PCB sulla strategia di sbroglio,si definiva o meno se le piste utilizzate per segnali ad alta velocita',come schede BUS dati e segnali di clock molto veloci,di ottimizzarle mediante questa opzione.(vedi sistemi daisy-chain)

Nel suo circuito quello che volevo dire e' che non esiste criticita' cambiando la posizione dei condensatori di by-pass passandoli dal top al bottom(o viceversa) poiché sono segnali di alimentazioni.

[StefDrums]

stefanob70, forse ci siamo capiti male, non mi riferisco a te, bensì proprio a StefDrums! Se ci desse qualche info in più si potrebbe iniziare a ragionare.

Visto che siamo in tema, vorrei approfondire una cosa. Senza giudizio, solamente per curiosità personale, voglio capire qual è la percezione rispetto a questo argomento. Per farlo, vorrei partire da questo punto: stefanob70, riusciresti a darmi una definizione di segnale "High Speed"? Qual è la discriminante?

ciao stefanob70, mi rendo conto che la richiesta del topic non è chiara.
Sto sbrogliando un circuito in cui è presente un uC: un PIC24.
Non sono preoccupato delle linee HI-speed: per quelle sono sicuro che i vias danno problemi.
Il punto sul quale vorrei capire bene è il posizionamento dei condensatori di bipass. dato che il PIC in questione ha un package TQFP con pitch = 0,5 mm, è difficile posizionare i condensatori di bypass vicino al micro, dovendo anche far passare le linee di segnale (diversi I/O digitali, un bus UART e un bus SPI).
Se il PCB ha 4 layer (gli esterni di segnale e gli interni sono power planes: GND e alimentazioni), posizionare i condensatori sul layer opposto del micro riesce ad eliminare i disturbi introdotti dal clock sull'alimentazione e a stabilizzare la tensione sul PIN di alimentazione, dato che il uC è connesso al condensatore tramite un via che attraversa il power plane al quale è connesso?

[stefanob70]

Ha prescindere che il pich di un TQFP44 e' 0.8mm non 0.5mm.
Poi non hai definito l'ingombro del condensatore:
1206?
0805?
0603?
magari se riesci ad usare un 0603 potresti risolvere?
comunque con il power plane ed il ground plane ottieni gia' una schermatura tra i 4 layer,quindi in teoria il problema non esiste.
una pratica usata anche in alcune main board,generalmente sui FPGA di piazzare condensatori di By pass sul bottom al centro dell'integrato.
Un interessante articolo della analog device:
Qui.