LT3952: funzione pin EN/UVLO

[Zeitung]

Salve,

vorrei capire perché il valore della resistenza R1 determina isteresi addizionale. In particolare, fissando a 12 V la V_uv(falling) con 10% di isteresi totale, perché la R1 deve essere 185 kohm ?

[BrunoValente]

Si capisce bene se si osserva come è fatto il circuito interno a cui fa capo il piedino EN/UVLO.

isteresi EN-UVLO.png (9.7 KiB) Osservato 3310 volte

Provo a spiegare: il piedino fa capo all'ingresso invertente di un comparatore con isteresi le cui soglie sono a 1.23V per tensione discendente e 1.305V (1.23+0.075) per tensione ascendente, inoltre c'è un generatore di corrente da 2uA che assorbe quella corrente dal piedino (dall'esterno dell'integrato verso l'interno) che si attiva solo quando l'uscita del comparatore è alta.

Se dall'esterno dell'integrato venisse applicata una tensione al piedino EN/UVLO proveniente da un generatore di tensione con impedenza interna trascurabile allora il generatore da 2uA che assorbe corrente dal piedino non avrebbe alcun effetto e le due soglie di scatto del comparatore corrisponderebbero a quelle di default ma se invece l'impedenza interna non fosse nulla allora il valore di tensione di intervento superiore aumenterebbe, cioè non sarebbe più di 1.305V ma di valore maggiore, questo perché si aggiungerebbe la caduta di tensione sull'impedenza interna provocata da quei 2uA, ad esempio se l'impedenza interna fosse di 500k aumenterebbe di 1V e si porterebbe a 2.305V.

Ovviamente se quella tensione invece provenisse da quella di alimentazione attraverso un partitore come nell'esempio nel datasheet allora l'impedenza di sorgente vista dal piedino EN/UVLO sarebbe data dal parallelo delle due resistenze del partitore e facendo due conti si arriva facilmente alle due formule del datasheet.

[Zeitung]

Grazie Bruno.

Saluti.