Cos'è ElectroYou | Login Iscriviti

ElectroYou - la comunità dei professionisti del mondo elettrico

Polarizzazzione di un FET

hi-fi, luci, suoni, effetti speciali, palcoscenici...

Moderatori: Foto UtenteIsidoroKZ, Foto UtentePaolino

0
voti

[1] Polarizzazzione di un FET

Messaggioda Foto UtentenikiT » 5 apr 2010, 12:44

Oggi mi sono reso conto che ho dieci libri diversi, ed in ognuno l'argomento viene trattato e affrontato in modo diverso, anche perché ogni libro usa sigle diverse, sempre diverse da quelle che si trovano nei datasheet, e la cosa risulta spesso ingannevole.

Ipotizziamo che voglia fare un semplicissimo stadio preamplificatore in classe A che guadagni una quindicina di volte con una tensione di alimentazione di 24 V impiegando ad esempio un J201 (http://www.fairchildsemi.com/ds/J2%2FJ202.pdf), c'è qualche buon'anima disposta a linkarmi o spiegarmi passo passo la miglior procedura (= la più corretta) per calcolarmi le due resistenze di polarizzazione?

Thanks. :)
Avatar utente
Foto UtentenikiT
963 1 4 8
Expert EY
Expert EY
 
Messaggi: 720
Iscritto il: 4 mag 2009, 9:18

0
voti

[2] Re: Polarizzazzione di un FET

Messaggioda Foto Utentenikolatesla » 6 apr 2010, 3:13

Allora, di guide in giro non ne so trovare.
Provo a dirti due metodi, abbastanza intuitivi...
Ci sono due metodi di polarizzazione: polarizzazione fissa, polarizzazione (senza Rs, imponi la Vgs negativa sul gate) a Automatica (con Rs che crea la Vgs)

Primo, molto a braccio, per via grafica, da un datasheet con grafici e tracci la retta di carico più congeniale.
Ovviamente, è il metodo più "fru-fru".

Secondo, un filo più serio.
Tenendo conto della Idss, della Vcutoff, e la potenza dissipabile imponendo la Vdd (tensione di alimentazione) e il guadagno ti calcoli il resto con le formule:
Vgs=Rs*Id (nel caso di polarizzazione automatica)
Id=Idss(1-|Vgs/Vcutoff|^2) dove Rs è quella di polarizzazione sul source.
gm=(2*Idss/Vcutoff) (1-|Vgs/Vcutoff|)
Guadagno= Rd*gm (Rd è la resistenza sul drain).

Partendo dai parametri Prefissati, ti calcoli Rs e Rg (basta solo la terza e quarta formula, nel tuo caso) di modo da avere anche una dinamica sufficiente ai tuoi scopi.
Ovviamente devi bypassare il catodo per avere tutto il guadagno.
Attenzione a non dissipare troppo e troppo poco, a scuola dicevano di non avvicinarti troppo al Vgs=0 e Vgs=Vcutoff molte volte il transistor tende a diventare perdere linearità io non ci credo tanto.

Non sono stato esaustivo, lo so, ma l'ora è tarda ed è già un miracolo che non abbia fatto errori! :mrgreen:

P.S. Per la polarizzazione automatica devi riferire a massa il gate
Avatar utente
Foto Utentenikolatesla
0 1 4
Frequentatore
Frequentatore
 
Messaggi: 212
Iscritto il: 3 feb 2010, 18:58
Località: Brianza

0
voti

[3] Re: Polarizzazzione di un FET

Messaggioda Foto UtenteIsidoroKZ » 6 apr 2010, 8:36

nikiT ha scritto: linkarmi o spiegarmi passo passo la miglior procedura (= la più corretta) per calcolarmi le due resistenze di polarizzazione?


Perche' due resistenze? La polarizzazione di un jfet richiede tipicamente 3 resistenze, una sul source e due che formano un partitore di tensione sul gate. Non c'e` verso di ottenere una buona polarizzazione in modo diverso, data l'ampia dispersione delle caratteristiche del fet. Se guardi ad esempio il fet che hai lincato, ha una tensione di pinch-off che varia da -.3V a -1.5V e una corrente Idss che va da 0.2mA a 1mA.

Con dispersioni simili non c'e` verso di ottenere una corrente di drain stabile se non usando una polarizzazione a tre resistenze. Lo scopo della polarizzazione e` infatti di fissare la corrente di drain indipendentemente dal transistore che finisce nel circuito. La cosa buona e` che tipicamente i fet con la Idss maggiore hanno anche la Vp piu` negativa.

Usando per il jfet un modello quadratico di questo tipo: I_D=I_{DSS} \left (1-\frac{V_{GS}}{V_P}\right)^2 , le due curve estreme di comportamento del jfet che hai scelto valgono per quello piu` conduttivo I_D=1\text{mA}\left (1-\frac{V_{GS}}{-1.5\text{V}}\right)^2 mentre per quello che conduce di meno: I_D=.2\text{mA}\left (1-\frac{V_{GS}}{-.3\text{V}}\right)^2

A questo punto puoi decidere in quale intervallo deve rimanere la corrente di drain al variare del fet, e procedere al calcolo della rete come spiegato in questa application note, in particolare figura 7 d.

La stessa application note, molto completa, suggerisce anche che se si vuole ottenere il massimo di transconduttanza del fet e fare si` che non cambi troppo al variare del fet, bisogna scegliere per il fet che conduce poco una corrente di polarizzazione elevata rispetto alla Idss minima (ad esempio 2/3 della Idss), e poi fare in modo che la transconduttanza del fet che conduce molto sia piu` o meno la stessa.

La transconduttanza di un fet vale g_m=\frac{2I_D}{V_{GS}-V_P}=\frac{2\sqrt{I_{DSS}}} {V_P}\,\sqrt{I_D}

Con il fet da te scelto (ma qualunque altro si comporta altrettanto male) si ha che i valori estremi della transconduttanza per fet che conduce poco e fet che conduce molto valgono g_m=\frac{2\sqrt{.2\,\text{mA}}}{|-.3\,\text{V}|}\sqrt{I_D}=2.98\frac{\sqrt{\text{mA}}}{\text{V}}\sqrt{I_D} e g_m=\frac{2\sqrt{1\,\text{mA}}}{|-1.5\,\text{V}|}\sqrt{I_D}=1.33\frac{\sqrt{\text{mA}}}{\text{V}}\sqrt{I_D}

Per mantenere costante il guadagno si dovrebbe cambiare la corrente di drain di un fattore 5 passando dal fet che conduce poco a quello che conduce molto. Una variazione cosi` grande di corrente di drain normalmente non e` compatibile con la tensione di riposo sul drain, dato che la resistenza di drain e` fissa.

La soluzione che si adotta e` di avere almeno una parte della resistenza di source non bypassata da un condensatore, in modo che stabilizzi il guadagno al valore desiderato, malgrado la variazione della gm.

Adesso e` tardi e me ne vado a dormire. Domani eventualmente vedo di fare alcuni conti.
Per usare proficuamente un simulatore, bisogna sapere molta più elettronica di lui
Plug it in - it works better!
Il 555 sta all'elettronica come Arduino all'informatica! (entrambi loro malgrado)
Se volete risposte rispondete a tutte le mie domande
Avatar utente
Foto UtenteIsidoroKZ
105,2k 1 3 8
G.Master EY
G.Master EY
 
Messaggi: 18675
Iscritto il: 17 ott 2009, 0:00

0
voti

[4] Re: Polarizzazzione di un FET

Messaggioda Foto UtentenikiT » 7 apr 2010, 16:09

Allora, sto ragionando sulle vostre "semplici" spiegazioni. :D

Mi sto intoppando perché non ho capito bene dove mettereste queste resistenze. Io sono abituato a vederle come nella figura 6a del pdf (tra l'altro decisamente interessante), ovvero una tra alimentazione e drain, una tra source e massa ed una tra gate e massa. Dicono che la resistenza sul gate serva unicamente a determinare l'impedenza d'ingresso, ma a questo punto mi sa di approsimazione.

Se non ho capito male, Isidoro, mi stai consigliando una configurazione come quella di fig. 6b, dove c'è un partitore resistivo attorno al drain, giusto?

IsidoroKZ ha scritto:La soluzione che si adotta e` di avere almeno una parte della resistenza di source non bypassata da un condensatore, in modo che stabilizzi il guadagno al valore desiderato, malgrado la variazione della gm.


In giro mi pare di aver letto che questa configurazione stabilizza il guadagno, ma nel contempo aumenta di parecchio il rumore. Confermi?

Ho ordinato quel libro di cui vi parlavo in un altro post ("pillole di elettronica analogica") per vedere com'è: per quello che costa, mi sono voluto togliere la curiosità. Mi è stato deto che, tra l'altro, trattano in maniera semplice e comprensibile [sperando che la cosa non implichi approssimazioni a go go come sui libri di Nuova Elettronica (per carità, tanto di cappello)] anche questi argomenti. Quando mi arriva, vi faccio sapere se mi è stato d'aiuto.
Avatar utente
Foto UtentenikiT
963 1 4 8
Expert EY
Expert EY
 
Messaggi: 720
Iscritto il: 4 mag 2009, 9:18

0
voti

[5] Re: Polarizzazzione di un FET

Messaggioda Foto Utentenikolatesla » 7 apr 2010, 17:15

nikiT ha scritto:Mi sto intoppando perché non ho capito bene dove mettereste queste resistenze. [...] Dicono che la resistenza sul gate serva unicamente a determinare l'impedenza d'ingresso, ma a questo punto mi sa di approsimazione.

Nel caso della polarizzazione a "tre resistenze", la resistenza sul gate serve a riferire il gate a massa e definire un'impedenza d'ingresso.

nikiT ha scritto:In giro mi pare di aver letto che questa configurazione stabilizza il guadagno, ma nel contempo aumenta di parecchio il rumore. Confermi?

Cavolo, bella domada. Aspettando isidoro provo a dire un mio parere.

Come già detto il partitore d'ingresso ti da la possibilità di aumentare la tensione sulla resistenza del source, quindi di fissare meglio la corrente che passa nel fet.
Il partitore d'ingresso ovviamente aggiunge più rumore, basti pensare al ripple residuo e al johnson che penso che aumenti a causa del flusso di corrente (poi bisogna vedere quanto lo senti).
Inoltre, vale la pena usare il partitore se non si ha bisogno di una grande impedenza d'ingesso (es: 100K 200K 500K).
Avatar utente
Foto Utentenikolatesla
0 1 4
Frequentatore
Frequentatore
 
Messaggi: 212
Iscritto il: 3 feb 2010, 18:58
Località: Brianza

0
voti

[6] Re: Polarizzazzione di un FET

Messaggioda Foto UtenteIsidoroKZ » 7 apr 2010, 18:29

nikolatesla ha scritto:Il partitore d'ingresso ovviamente aggiunge più rumore, basti pensare al ripple residuo e al johnson che penso che aumenti a causa del flusso di corrente


Il ripple residuo puo` essere un problema, il rumore termico sicuramente no: aggiungendo una resistenza non e` detto che aumenti, dipende dalla resistenza equivalente vista dal gate. E quando si mettono in parallelo due resistenze, il rumore termico complessivo diminuisce, basta ricordare che la densita` spettrale del valor quadratico medio della tensione di rumore vale e_n^2=4kTR.

L'altro giorno in un qualche thread ti ho risposto sui condensatori in parallelo.

Hai ascoltato i file con distorsione di fase?
Per usare proficuamente un simulatore, bisogna sapere molta più elettronica di lui
Plug it in - it works better!
Il 555 sta all'elettronica come Arduino all'informatica! (entrambi loro malgrado)
Se volete risposte rispondete a tutte le mie domande
Avatar utente
Foto UtenteIsidoroKZ
105,2k 1 3 8
G.Master EY
G.Master EY
 
Messaggi: 18675
Iscritto il: 17 ott 2009, 0:00

0
voti

[7] Re: Polarizzazzione di un FET

Messaggioda Foto Utentenikolatesla » 7 apr 2010, 20:38

IsidoroKZ ha scritto:Il ripple residuo puo` essere un problema, il rumore termico sicuramente no:

E' vero, c'ho provato... :mrgreen:
IsidoroKZ ha scritto:L'altro giorno in un qualche thread ti ho risposto sui condensatori in parallelo.

Hai ascoltato i file con distorsione di fase?

Non trovo dove hai risposto...
Di questi tempi sono un po' preso, ho un ampli philips (già risolto), due sony (ma uno ha il modulo stk andato), un PC da riparare, un organo gulbransen che ha problemi con i contatti e venerdì ho un concerto... :mrgreen:
Inoltre per me dovrei sistemare il pp di EL84, ed un vecchio ca-810 yamaha...
Comunque quando mi libero li sento.
Avatar utente
Foto Utentenikolatesla
0 1 4
Frequentatore
Frequentatore
 
Messaggi: 212
Iscritto il: 3 feb 2010, 18:58
Località: Brianza

0
voti

[8] Re: Polarizzazzione di un FET

Messaggioda Foto UtenteIsidoroKZ » 8 apr 2010, 5:02

nikiT ha scritto:Se non ho capito male, Isidoro, mi stai consigliando una configurazione come quella di fig. 6b, dove c'è un partitore resistivo attorno al drain, giusto?

Partitore sul gate, e` l'unico modo di riuscire a stabilizzare quel jfet che ha i parametri di VP (sarebbe VGS(off) e IDSS che variano di un fattore 5.
nikiT ha scritto:In giro mi pare di aver letto che questa configurazione stabilizza il guadagno, ma nel contempo aumenta di parecchio il rumore. Confermi?

Non confermo ne' smentisco :) Aumenta il rumore rispetto a quale altro circuito? Bisogna fare i conti.
Facci poi sapere com'e` il libro che hai ordinato.

E adesso vediamo il progetto della polarizzazione e qualche considerazione. Tanto per cominciare i jfet che hai scelto hanno una grande variabilita` dei parametri. Avevo gia` scritto e equazioni limite del transistore piu` "magro", chiamiamolo tipo A I_{D_A}=.2\text{mA}\left (1-\frac{V_{GS}}{-.3\text{V}}\right)^2e di quello piu` "grasso", tipo B I_{D_B}=1\text{mA}\left (1-\frac{V_{GS}}{-1.5\text{V}}\right)^2.

Si tratta di fare un circuito che alimentato a 24 V con entrambi i transistori fornisca un guadagno di almeno 15 volte. Faro` un po' di approssimazioni qua e la`. Faro` riferimento al circuito di figura 6b dell'application note indicata e ai grafici di figura 7d. Le due equazioni che ho indicato prima descrivono la curva piu` a sinistra (jfet A) e quella piu` a destra (jfet B) del grafico 7d.

Il progetto lo si fa sul transistore che conduce di meno, e lo si fa in modo che funzioni anche per l'altro estremo.

Cominciamo a scegliere la corrente di drain a riposo, in pratica il punto QA di figura 7d. Questa corrente deve essere ovvimente minore di IDSS, 200uA, quanto minore dipende dalle prestazioni che si vogliono ottenere. Se si vuole massimizzare la dinamica di funzionamento, meglio prendere una corrente circa a meta` della transcaratteristica, il modo da avere la massima escursione in salita (200uA) e in discesa (0uA).

Se si vuole aumentare il guadagno, meglio prendere una corrente piccola, perche' con MOS e jfet la transconduttanza scende solo con la radice quadrata di ID, mentre la RD sale inversamente a ID e quindi scendendo di corrente si guadagna di piu` (diversamente da quanto capita con i bipolari dove il guadagno in tensione non dipende quasi dalla corrente di bias). Infine si potrebbe scegliere una corrente di bias elevata in modo da avere impedenze di uscita piu` basse e quindi avere una migliore capacita` di pilotaggio del carico.

Io scelgo come corrente di drain 150uA, mi gioco un po' di possibile guadagno, un po' di dinamica ma riduco l'impedenza di uscita. Altre scelte sono altrettanto valide. Data questa corrente con il transistore magro, si calcola la Vgs necessaria (in pratica le coordinate del punto QA di figura 7d). 0.15\,\text{mA}=.2\,\text{mA}\left (1-\frac{V_{GS}}{-.3\,\text{V}}\right)^2. Risolvendo questa equazione si ottiene V_{GS}=-40\,\text{mV}. L'altra soluzione che si ha dall'equazione di secondo grado V_{GS}=-.56\,\text{V} e` spuria perche' maggiore della tensione di spegnimento. Con questo abbiamo stabilito le coordinate di QA. Adesso tocca a QB, il punto di funzionamento del transistore B, grasso. Tutti gli altri transistori saranno compresi fra questi due.

La corrente di drain di B non puo` essere tanto diversa da quella di A perche' la resistenza di drain e` la stessa e non voglio perdere troppa dinamica facendo scendere troppo la tensione di drain a causa della eccessiva caduta su RD. E` vero che sto facendo un progetto non vincolato dalla dinamica, ma tenerne un po' non e` una cattiva idea.

D'altra parte non posso specificare una corrente di drain di B troppo simile a quella di A perche' altrimenti risulta una resistenza di source troppo grande e mi perdo di nuovo la dinamica a causa della tensione richiesta sulla resistenza di source RS. Posso pensare di avere per il transistore "medio" una corrente ID e permettere che questa vari ad esempio di +/-15% quando il transistore e` magro o grasso. Questo vuol dire supporre una corrente nominale di 175uA circa, che diventano 150uA con il transistore A e sale fino a 200uA con il transistore B: si ha una variazione di +/- 14% circa.

A questo punto troviamo la VGS del transistore B, analogamente a prima: 0.2\,\text{mA}=1\,\text{mA}\left (1-\frac{V_{GS}}{-1.5\,\text{V}}\right)^2. Risolvendo questa equazione si ottiene V_{GS}=-0.83\,\text{V}. L'altra soluzione che si ha dall'equazione di secondo grado V_{GS}=-2.2\,\text{V} e` spuria perche' maggiore della tensione di spegnimento. A questo punto abbiamo le coordinate del punto QB.

Sul gate ci sara` una tensione fissa data dal partitore, e sul source la tensione sara` quella di gate meno la VGS, in un caso estremo 40mV, nell'altro caso estremo 0.83V. La variazione di tensione sul source e` quindi \Delta V_S=0.83\,\text{V}-40\,\text{mV}=.79\,\text{V}, e questa stessa variazione e` su RS, che deve dare una variazione di corrente pari a \Delta I_D=200\,\mu\text{A}-150\,\mu\text{A}=50\,\mu\text{A}. Con arditi passaggi matematici, come diceva il mio prof di analisi, si trova che la resistenza di source deve valere R_S=\frac{.79\,\text{V}}{50\,\mu\text{A}}=15.8\,k\Omega. Il valore non e` normalizzato, ma tanto ci dobbiamo ancora tornare su.

Sul gate del jfet ci deve essere una tensione pari alla caduta su RS piu` la VGS, e quindi, ad esempio prendendo il caso di transistore grasso, V_G=R_SI_D+V_{GS}=15.8\,\text{k}\Omega\cdot 200\,\mu\text{A}+(-.83\,\text{V})=2.33\,\text{V}. Se avessimo fatto il conto con il transistore magro, sarebbe venuto lo stesso valore (ovviamente!).

Passiamo ora alla resistenza di drain. Possiamo scegliere di mettere il punto di funzionamento a meta` della tensione che rimane disponibile dopo la caduta su RS e VGS, classica polarizzazione da classe A, oppure potremmo anche prendere come tensione a riposo una un po' piu` bassa della meta`, tanto la dinamica di corrente che abbiamo non e` simmetrica: la corrente puo` scendere di 150uA ma salire solo di 50uA, con il transistore magro.

D'altra parte pero` passando a transistore grasso, la tensione a riposo del drain scenderebbe ulteriormente, riducendo ancora la dinamica. A questo livello e` quasi solo una questione di lana caprina (e ho saltato qualche considerazione), potrebbe invece venire utile se avessimo bisogno di maggiore guadagno.

Scegliamo di mettere VD a meta` della tensione disponibile: dei 24 V dell'alimentazione, poco piu` di 3V se ne vanno su Rs, diciamo che lasciamo un altro volt per il jfet e rimangono 20V disponibili. Cerchiamo una resistenza di drain che faccia cadere 10V con la corrente "nominale", quella a meta` strada fra 150uA e 200uA. In pratica la resistenza di drain deve essere R_D=\frac{10\,\text{V}}{175\,\mu\text{A}}=57\,\text{k}\Omega.

La caduta di tensione su RD sara` di circa 8.5V con il transistore magro, e di 11.5V con quello grasso. A questo punto possiamo cominciare a pensare ai valori normalizzati, ma sempre pronti a una retromarcia andando avanti nei conti. Possiamo pensare di prendere RD=56kohm, e vediamo che cosa succede.

Con una resistenza di drain di 56kohm e una di source di 15kohm circa lo stadio guadagna poco piu` di -3, di sicuro non i -15 che erano richiesti. E` quindi necessario ridurre per il segnale la resistenza di source per mezzo di un condensatore.

Cominciamo a verificare che il transistore senza la resistenza di source, riesca a fornire sufficiente guadagno. Il guadagno del source comune vale A=-g_m \cdot R_D. Il valore della transconduttanza gm e` stato riportato nel messaggio precedente, qui si tratta solo di sostituire i valori:
g_{m_A}=\frac{2\sqrt{.2\,\text{mA}}}{|-.3\,\text{V}|}\sqrt{.15\,\text{mA}}=1.15\,\text{mS} e g_{m_B}=\frac{2\sqrt{1\,\text{mA}}}{|-1.5\,\text{V}|}\sqrt{.2\,\text{mA}}=.6\,\text{mS}. Sorpresa: il transistore B, quello grasso, guadagna di meno di quello magro!

Se venisse la tentazione di lasciar cambiare la corrente di drain fra i due transistori in modo che il transistore B abbia la stessa transconduttanza di A, e quindi lo stesso guadagno, e` meglio mandare via questa tentazione. Per ottenere questo risultato si dovrebbe avere una corrente di B pari a 5 volte quella di A, e questo provocherebbe un cambiamento inaccettabile della tensione di drain (in pratica il jfet lavorerebbe come interruttore vicino a Vds=0V).

Gia` che abbiamo calcolato le transconduttanze, calcoliamo anche i loro reciproci (la resistenza interna di source del modello a T): r_{S_A}=870\,\Omega e r_{S_B}=1.67\,\text{k}\Omega

Il guadagno di un source comune e` quindi nel caso peggiore A=-g_m\cdot R_D=.6\,\text{mS}\cdot 56\,\text{k}\Omega=-33.4 Ci stiamo, ma non abbiamo molto da scialacquare anche perche' non sto tenendo conto della resistenza di uscita r0. Inoltre con il transistore magro il guadagno senza RS sale a -64 e ci aspettiamo delle variazioni di guadagno fra transistore A e transistore B.

Per stabilizzare il guadagno e il punto di lavoro dobbiamo separare la RS in due parti, una bypassata da un condensatore, l'altra invece presente anche per il segnale, e sara` la resistenza che stabilizza il guadagno. Lo schema e` il seguente:
jfetBias.gif
jfetBias.gif (801 Byte) Osservato 8154 volte


R_{S1} stabilizza il guadagno e R_{S1}+R_{S2}=15.8\,\text{k}\Omega stabilizzano la polarizzazione.
Supponiamo che il guadagno di -15 che e` stato chiesto sia un valore sotto il quale non si possa andare. Vuol dire che bisogna garantire -15 con il transistore B. La formula per il guadagno di un source comune con resistenza di source e` A=-\frac{g_mR_D}{1+g_mR_{S1}}, in cui l'unica incognita e` RS1. Dato pero` che ho dimenticato a casa la mia fida calcolatrice HP (almeno spero sia a casa), e sto facendo i conti con la calcolatrice di windows, uso un'altra tecnica.

Il guadagno e` anche dato da A=-\frac{R_D}{R_{S1}+r_S} dove la resistenza rS e` stata calcolata prima. Si ottiene per la resistenza di source non bypassata dal condensatore in questo modo R_{S1}=\frac{R_D}{A}-r_S=\frac{56\,\text{k}\Omega}{15}-1.67\,\text{k}\Omega=2\,\text{k}\Omega

A questo punto si puo` verificare il guadagno con il transistore magro: A=-\frac{R_D}{R_{S1}+r_S}=-\frac{56\,\text{k}\Omega}{2\,\text{k}\Omega+870\,\Omega}=-19.5. Anche qui si puo` pensare che il guadagno nominale sia -17.2 e ci sia una variazione di +/- 13% che fa poco piu` di +/-1dB.

RS2 puo` essere presa da 13kohm visto che 13.8kohm non c'e`. In questo modo sul source per la continua ci sono 15kohm, e alla corrente minima cadono 2.25V e sul gate ci devo essere 2.21V, da ottenersi con il partitore sul gate. Questo lo lascio calcolare a qualcun altro.

Rimane da dimensionare il condensatore di source. Questo condensatore introduce prima uno zero e poi un polo. La frequenza del polo, in mancanza di altri accidenti, e` la frequenza di taglio inferiore del circuito. La resistenza Req vista dal condensatore (serve per calcolare la frequenza di taglio) e` data da R_{eq}=R_{S2}//(R_{S1}+r_S) e quindi nel caso peggiore (frequenza piu` alta) diventa:R_{eq}=15\,\text{k}\Omega//(2\,\text{k}\Omega+870\,\Omega)=2.4\,\text{k}\Omega. Per avere una frequenza di taglio inferiore f_L=10\,\text{Hz} la capacita`, con l'ipotesi di singolo polo, deve essere di C=\frac{1}{2\pi R_{eq}f_L}=\frac{1}{2\pi\,2.4\,\text{k}\Omega\cdot 10\,\text{Hz}}=6.6\,\mu\text{F} e con e tolleranze di questi condensatori, meglio andare su un 8.2uF.
Per usare proficuamente un simulatore, bisogna sapere molta più elettronica di lui
Plug it in - it works better!
Il 555 sta all'elettronica come Arduino all'informatica! (entrambi loro malgrado)
Se volete risposte rispondete a tutte le mie domande
Avatar utente
Foto UtenteIsidoroKZ
105,2k 1 3 8
G.Master EY
G.Master EY
 
Messaggi: 18675
Iscritto il: 17 ott 2009, 0:00

0
voti

[9] Re: Polarizzazzione di un FET

Messaggioda Foto Utentenikolatesla » 8 apr 2010, 9:10

Cavolo, pensavo che cercare di mettere "tutto a metà" fosse una cosa prettamente scolastica (anche la considerazione empirica Vsource o Vemettittore pari a Vcc o Vdd/10 funziona)... cioè è utile solo quando ti serve tanta dinamica e poca qualità.

IsidoroKZ ha scritto:La formula per il guadagno di un source comune con resistenza di source e`A= gmRd / 1+gmRs1 , in cui l'unica incognita e` RS1.

E' la formula di guadagno di un sistema a retroazione negativa, vero?

IsidoroKZ ha scritto:Rimane da dimensionare il condensatore di source. Questo condensatore introduce prima uno zero e poi un polo. La frequenza del polo, in mancanza di altri accidenti, e` la frequenza di taglio inferiore del circuito. La resistenza Req vista dal condensatore (serve per calcolare la frequenza di taglio) e` data da e quindi nel caso peggiore (frequenza piu` alta) diventa:. Per avere una frequenza di taglio inferiore la capacita`, con l'ipotesi di singolo polo, deve essere di e con e tolleranze di questi condensatori, meglio andare su un 8.2uF.

Non ho ben capito sta cosa, Hai trovato la Req perché hai "diviso a metà la Rs", nel caso che non lo volessi fare tengo come Req la Rs ho sbaglio?

P.S. come metti le formule, le copi da world, o da qualsiasi programma che le fa?
Avatar utente
Foto Utentenikolatesla
0 1 4
Frequentatore
Frequentatore
 
Messaggi: 212
Iscritto il: 3 feb 2010, 18:58
Località: Brianza

0
voti

[10] Re: Polarizzazzione di un FET

Messaggioda Foto Utenteadmin » 8 apr 2010, 10:38

nikolatesla ha scritto:[..]

P.S. come metti le formule, le copi da world, o da qualsiasi programma che le fa?


Leggi questo articolo
Avatar utente
Foto Utenteadmin
182,7k 9 12 17
Manager
Manager
 
Messaggi: 11329
Iscritto il: 6 ago 2004, 13:14

Prossimo

Torna a Elettronica e spettacolo

Chi c’è in linea

Visitano il forum: Nessuno e 18 ospiti