integrato per clock distribution differenziale

[Beppe82]

salve
cercavo un suggerimento su un integrato che mi possa generare un clock differenziale a partire da un clock single ended
frequenza del clock 6 MHz
capacità di pilotaggio almeno 30 mA
tensione di alimentazione 3,3 V
corrente a riposo < 1mA
package più piccolo possibile, magari un 6 pin sot


attualmente uso una coppia di porte NAND CMOS tinylogic per bufferzzare e creare il complementare ed ottengo così una cosa abba discreta, ma la soluzione non mi piace molto anche perché la massima capacità di carico delle porte è 15 mA e sono al limite

PS: non sparatemi chip dedicati che tirano fino al GHz, quelli li ho trovati pure io ma mi assorbono centinaia di mA a riposo

grazie

[simo85]

Ciao Beppe82,

non mi piace molto anche perché la massima capacità di carico delle porte è 15 mA e sono al limite

Non potresti usare dei MOSFET sugli output delle porte? Eventualmente, se possibile, usare un operazionale per ciascun output come inseguitore di tensione.. Ma è solo una idea per il momento quindi..

[Beppe82]

si ci avevo già pensato, ma rimane sempre il problema di fondo che il clock generato è sempre "pseudo simmetrico" perché è presente una differenza dovuta al ritardo della porta NOT su uno dei due rami (non che la cosa sia drammatica, però c'è). la cosa veramente pessima di questa soluzione è che dovrei montare 4 componenti invece dei 2 attuali

[Beppe82]

alla fine proverò la soluzione di usare due NC7SZ58 (Universal Configuration 2 Input Logic Gates) non in cascata, una come buffer e una come not

la capacità di pilotaggio è di 32 mA a 5 V