Polarizzazione MOS

[Ianero]

Un esercizio già svolto ma poco chiaro...

Si consideri un MOS ad arricchimento con e . Si vuole polarizzare il dispositivo utilizzando lo schema di polarizzazione seguente:

Sorgente FidoCadJ | Ingrandisci | Cos'è Fidocad

in modo da avere con

Lui inizia determinando da:



trovando .

Poi dice: si decide una caduta di potenziale su di , perché?
Da questo segue che , , e.

Bisogna infine determinare in modo che la tensione di drain non scenda mai al di sotto di quella di gate per più di . Poiché si assume che il segnale abbia una escursione di si sceglie in modo tale che .

Come mai quella assunzione evidenziata?
Grazie anticipatamente.

[IsidoroKZ]

Perche' e` un ragionevole compromesso fra due esigenze contrastanti. Da una parte si vuole che il punto di funzionamento sia ragionevolmente stabile al variare dei parametri del MOS, e questo richiede di far cadere sulla resistenza di source una tensione "elevata", mentre le esigenze di dinamica, possibilita` di avere una grande variazione di tensione in uscita, richiedono di ridurre la caduta su Rs.

Di solito si sceglie di fare cadere su Rs una tensione che e` dalle parte del 10%-20% della tensione totale di alimentazione. La caduta di tensione dovrebbe essere molto maggiore della massima variazione di tensione di soglia che ti aspetti. Un discorso analogo lo si puo` fare per le variazioni di K, ma adesso sono di corsa.

Prova a guardare l'articolo sulle sensitivity che avevo scritto un po' di tempo fa. In uno analizzo il circuito del transistore in autopolarizzazione. I concetti sono gli stessi, con il MOS i conti sono algebricamente un po' piu` incasinati.

[Ianero]

Ho capito, grazie
Scusa se faccio un'altra domanda prima di leggere l'articolo che mi hai detto, così archivio la faccenda della polarizzazione.
Il libro mi fa vedere anche un altro schema per polarizzare:

Sorgente FidoCadJ | Ingrandisci | Cos'è Fidocad

e su questo schema dice due cose che non mi spiego:

1) la corrente di Gate è quasi zero, perché quasi? L'ossido tra gate e body non funziona più?
2) questo schema non funziona nei MOS a svuotamento e nei JFET.

Per quanto riguarda la seconda ho che , quindi non è negativa (e questo non mi fa capire come mai non dovrebbe valere per i MOS a svuotamento) ed inoltre ho che (che è quindi positiva e nei JFET non polarizza direttamente le giunzioni).

Thanks

[gotthard]

1) la corrente di Gate è quasi zero, perché quasi? L'ossido tra gate e body non funziona più?

Proprio zero non è mai; è un' approssimazione che facciamo.

2) questo schema non funziona nei MOS a svuotamento

Forse, intende dire che questo schema non riesce a portare in saturazione il MOS-depletion, visto che si ha sempre , visto che e .

E' interessante notare che entrambi gli schemi utilizzano una retroazione per stabilizzare il punto di lavoro.

Il giochetto, in sostanza, è: un aumento di provoca una diminuzione di e, di conseguenza, una diminuzione di , riportandola al valore iniziale.

[Ianero]

Per il 2 ok, per il primo non capisco perché è una approssimazione.
Grazie

[gotthard]

Per il 2 ok, per il primo non capisco perché è una approssimazione.

La corrente di gate in condizioni statiche è spesso assunta nulla; in realtà, alcuni elettroni riescono a "passare" il sottile ossido di silicio per effetto tunnel.

Questa corrente decresce esponenzialmente all' aumentare dello spessore dell' ossido, ed è molto piccola, credo dell' ordine dei pA.
Quindi, minore è lo spessore dell' ossido, e maggiore è questa corrente di perdita.

Per applicazioni dove i consumi devono essere veramente molto bassi, si è cominciato ad optare per ossidi costituiti da materiali con una costante dielettrica maggiore del SiO2 (che è, se non ricordo male, di 3.9), detti "High-k gate dielectrics" (vedi qui).

La corrente di gate, "normalmente", è considerata trascurabile, ma può diventare considerevole durante le transizioni ON-OFF del mosfet, perché deve caricare/scaricare la capacità di gate, ma questo lo vedrai più avanti, quando studierai il mosfet come interruttore, nel corso di "Elettronica digitale", suppongo.

Un altro problema (di cui sono venuto a conoscenza 5 minuti fa ), a cui può incorrere un mosfet è il breakdown dell' ossido di gate (vedi qui), che mi pare di capire dipenda non solo dallo spessore dell' ossido di gate, ma questa è un' altra storia...

[Ianero]

Chiarissimo, ti ringrazio

[gotthard]