Calcolo frequenza massima circuito digitale

[corrotto]

Salve, ho alcuni dubbi sul calcolo della frequenza massima per un circuito digitale.

Il circuito è questo:



So che per la frequenza max è l'inverso del periodo minimo.

Il periodo deve essere maggiore del tempo di ritardo del flip flop all'ingresso, del tempo di ritardo della rete combinatoria (critical path) e del tempo di setup del flip flop di uscita. Giusto?

Ora ho alcuni dubbi:

- per il flip flop e per gli elementi del circuito combinatorio, va considerato il tempo di ritardo alto-basso o quello basso-alto?

- per calcolare i tempi di ritardo di ogni porta devo tenere in considerazione il carico (la somma dei load factor delle porte collegate all'uscita), giusto?
come tratto il feedback che c'è tra l'uscita del flip-flop_out e la porta OR?

- all'ingresso ho due flip flop. Quale va preso in considerazione?
Considero i due percorsi flip-flop_in_1 -> OR -> AND -> flip-flop_out e flip-flop_in_2 -> AND -> flip-flop_out e poi prendo il periodo del percorso più lento?

- se ho molte porte può volerci molto tempo. C'è la possibilità di scartare a priori alcuni percorsi?

[guestleandro11]

ciao collega (anche io devo fare l'esame con BertUtenteCancellato xD), allora ti rispondo per ordine:
1)devi considerare il tempo più grande che riguarda per il critical path solo la rete logica (senza i flip flop), quindi in questo caso la rete più lunga è quella formata dalla porta OR collegata alla porta AND, quindi prendi i tempi più lunghi cioè:


2) esatto è come hai scritto tu, per il feedback non credo vada considerato.

3)devi prendere in considerazione il flip flop che invia i dati alla rete logica che hai considerato al punto 1, quindi prendi il primo flip flop.