bus i2c DAC - corrente massima

[neg]

Salve, scusate ho un dubbio sul dimensionamento di un bus i2c per interfacciare un microC con un DAC della analog devices.
Nel datasheet del dispositivo (http://www.analog.com/media/en/technica ... 6_5694.PDF) a pagina 4 ci sono le caratteristiche elettriche. In particolare, per gli input logici viene indicata una massima corrente di +- 2 uA per pin. Io spero non si riferisca ai pin SDA ed SCL dell'interfaccia i2c, ma ai restanti ingressi logici, altrimenti se dovessi rispettare quella specifica mi verrebbe una resistenza di pull-up molto grande (per evitare che la corrente assorbita dal dispositivo a livello logico basso possa danneggiarlo) con un conseguente rise time inaccettabile.. il problema è che non vedo altre informazioni sulla corrente massima assorbita. c'è qualcosa che mi sfugge?

[AlbertoBianchi]

Ciao, sei fuori strada, gli ingressi in questione, sono ad alta impedenza e quei 2 uA si riferiscono alla corrente massima che assorbono.
Anche se tu collegassi uno di questi pin direttamente al 5V senza resistenza, quella sarebbe la massima corrente che li attraverserebbe.

[TardoFreak]

Come ha detto AlbertoBianchi stai guardando la cosa dalla parte sbagliata.
Tu leggi il datasheet ed esclami "oddio, devo limitare la corrente!" mentre il datasheet ti sta dicendo "sii felice perché gli ingressi consumano pochissimo e puoi fare quello che vuoi".

[neg]

ok, avete ragione perché i pin SDA ed SCL sono in open drain, quindi nel momento in cui applico la resistenza di pull up di fatto si trasforma in un common source. Sicuramente quando il MOS viene attivato (per portare l'uscita a livello logico 0) sul gate viene applicata una certa tensione che, unitamente alle caratteristiche fisiche del transistor (ipotizzando la saturazione), fissa la corrente di uscita ad un dato valore, che rimane tale (trascurando la modulazione di canale) per qualsiasi Vds >= (Vgs - Vth). A questo punto però sorge un altro problema, cioè la Vds del transistor. Se la resistenza di pull-up è troppo piccola, il livello di tensione imposto sul bus rischia di portarsi al di sopra del massimo valore riconosciuto come 0 logico dal dispositivo ricevente.. quindi è questo il reale problema legato alla resistenza di pull-up. Dovrei trovare un compromesso tra rise time e valore V_OL per il livello logico 0. E comunque in ogni caso, se la corrente assorbita è davvero 2 uA, (valore sorprendentemente basso) ipotizzo che il transistor di uscita o è molto piccolo oppure ha una bassa tensione Vgs, per cui in entrambi i casi la resistenza di canale sarebbe di valore considerevole e per garantire lo 0 logico bisognerebbe applicare una resistenza di pull-up grande... Si ripropone il problema, se non fosse che mi sono appena accorto che io stavo guardando i dati per l'ingresso.. mentre questo discorso, il problema che io avevo in mente sin dall'inizio riguarda l'uscita, cioè quando il device prende il controllo del bus.... infatti in uscita c'è scritto che viene garantito un valore per V_OL di 0.4, con una corrente di sink pari a 3 mA... ok scusate

[AlbertoBianchi]

Il caso dei pin SDA e SCL è un caso particolare, si tratta di pin di I/O con lo stadio di OUT in configurazione open-drain (e fin qui mi sembra che ti sia chiaro) occorre scindere la questione in due parti: la parte input e quella di output che sono combinate insieme (l'input logico e il drain sono connessi insieme all' interno del pin).
L'assorbimento di 2uA è relativo esclusivamente alla corrente di input del pin, che dobbiamo considerare un nodo ad alta impedenza a se stante.
Nella funzione di OUTPUT, Il mosfet che lavora in open drain ha una Rds(on) di solito compresa tra 80-100 ohm, valore che combacia perfettamente col dato massimo di caduta di tensione V_OL di 0.4V @3mA del datasheet.
Di solito per determinare il valore della res di pull-up si impiegano i valori tipici suggeriti nelle applications, tipicamente nel range 1K-5K ohm, occorre trovare un compromesso tra rise-time (ci sono varie velocità di bus da poter adoperare) e consumi accettabili, specie se questo fosse un parametro importante per esempio per l'alimentazione di dispositivi portatili.
La classica bibbia sul bus I2C è lo user manual Philips (ora NXP) http://www.nxp.com/documents/user_manual/UM10204.pdf dove troverai, tra l'altro, le indicazioni specifiche per il dimensionamento ottimale dei resistrori di pull-up in funzione delle varie classi di velocità del bus.

[neg]

si si grazie ora mi è tutto chiaro

[carloc]

E infine si dovrebbe aggiungere che ...

....(ipotizzando la saturazione), fissa la corrente di uscita ad un dato valore....

questa ipotesi è sbagliata

Quando i MOS lavorano in commutazione (on/off) passano soltanto nella zona di saturazione, durante i transitori... a regime sono interdetti o in zona resistiva, dove è invece il circuito esterno a fissare la corrente (al netto della RDSon)

[neg]

Nella logica CMOS, ipotizzando un carico capacitivo in uscita, sicuramente è così. In questo caso dipende sempre dal valore della resistenza di pull-up. Se è correttamente dimensionata, in modo tale che V_OL sia massimo 0.4 allora si, il transistor, se attivato, si porta a regime in zona Ohmica. Scusate ma all'inizio ho fatto un po di confusione.. ho bisogno di una pausa

[AlbertoBianchi]

Nella logica CMOS, ipotizzando un carico capacitivo in uscita...

Capacità parassite ce ne sono sempre...il loro effetto negativo è inversamente propozionale al di rise-time che ti serve avere.

.In questo caso dipende sempre dal valore della resistenza di pull-up. Se è correttamente dimensionata, in modo tale che V_OL sia massimo 0.4 allora si, il transistor, se attivato, si porta a regime in zona Ohmica...

Il mosfet in stato di on si porterà sempre e comunque a lavorare in zona ohmica, il valore di 0,4V @3mA del datasheet è solo un valore di caratterizzazione del dispositivo che serve per determinare la capacità di sink del pin.
Non devi dimensionare le resistenze di pull-up per avere Il valore di 0.4V di caduta sulla Rds(on) sono validi valori inferiori ed anche superiori purchè non si ecceda con la massima potenza dissipabile dalla porta in cui è incluso il pin (in genere dato di massima potenza dissipabile viene definito per l'intera porta) e che naturalmente non ecceda i vaori minimi della soglia logica.

[neg]

Il mosfet in stato di on si porterà sempre e comunque a lavorare in zona ohmica

giusto, perché di fatto quando il MOS viene attivato, sul gate c'è una tenisone circa uguale a Vdd, o comunque che rientra nei margini di rumore per il livello alto, quindi anche con una resistenza di pullup bassissima si porterebbe al massimo al limite tra la saturazione e la zona ohmica.

Non devi dimensionare le resistenze di pull-up per avere Il valore di 0.4V di caduta sulla Rds(on) sono validi valori inferiori ed anche superiori

ok questo è chiaro