Regolatore lineare LDO con PNP

[faberz]

Sorgente FidoCadJ | Ingrandisci | Cos'è Fidocad

Salve a tutti! Volevo esporvi un mio dubbio su questo circuito proposto a lezione come regolatore lineare LDO.
Il pnp, avendo una negativa, garantisce che l'ingresso sia sempre più alto della tensione di uscita dell'op amp. Tuttavia, essendo il transistor in configurazione common-emitter, avrà un guadagno in tensione negativo e anche elevato se la resistenza di carico è grande.Per rendere la reazione di controllo del carico globalmente negativa, questa viene collegata al morsetto non invertente dell'operazionale.
Ci è stato che questo guadagno elevato in tensione del transistor porta all'instabilità del circuito se non rimediamo con uno schema di compensazione.
Da quello che ho capito, il guadagno di anello viene aumentato dalla configurazione common-emitter. Pertanto potrebbe accadere che la compensazione dei poli dell'op amp non sia più valida. Mi spiego meglio.
L'operazionale è progettato in modo che il suo secondo polo si trovi ad una frequenza per la quale il guadagno di anello è unitario ( o addirittura minore di 1), in modo che il margine di fase del sistema abbia un valore sufficientemente elevato (45deg almeno). Dato che il guadagno di anello viene incrementato dal transistor, potrebbe accadere che questo sia maggiore di uno quando la sua fase è di 180deg e quindi la reazione diventerebbe positiva. Ciò porterebbe il sistema ad essere instabile.

E' giusto come ragionamento? Se no, per quale motivo il guadagno elevato del transistor rende il sistema instabile?

Grazie in anticipo per il vostro aiuto!

[IsidoroKZ]

Sì è giusto. Il collegamento fra uscita opamp base transistor può anche essere fatto con un partitore per far lavorare l'operazionAle con tensione di uscita non tanto vicina alla tensione di alimentazione.
Per compensare il circuito si mette di solito sull'uscita un condensatore elettrolitica che con la sua ESR introduce nella funzione di trasferimento uno zerochestabilzza il circuito.

[faberz]

Grazie per aver chiarito il mio dubbio!

[IsidoroKZ]

Oltre a quella situazione, c'e` anche il caso di carico capacitivo che introduce un polo prima della frequenza di crossover, riducendo il margine di fase, tipico ad esempio di grandi condensatori ceramici.

I condensatori elettrolitici di cui parlavo prima introducono si` un polo, ma anche uno zero a frequenza bassa, ben prima del crossover, in questo modo abbassano il guadagno senza ridurre il margine di fase, in pratica si comportano come una rete ritardatrice (lag).