porta logica rudimentale

[DonJ]

il rele' deve restare -solo nel momento che applico la tensione eccitato al max un secondo

Quindi anche se il segnale logico rimane a 1 il relè deve diseccitarsi automaticamente dopo 1 secondo?
Insomma va temporizzato, non ritardato.

[simo85]

Io non sto capendo... Con lo schema a cui siamo arrivati, il relè si eccita solo se lo switch è premuto.. Ora si deve eccitare solo per 1s all'alimentazione e poi come se non esistesse. Cosa vuol dire??
DonJ, tu cosa stai capendo?
sampei198, si sta creando confusione, fai una tabella della verità per favore e rispiega, con esattezza e con chiarezza quello che devi fare, per favore. Grazie.

[DonJ]

DonJ, tu cosa stai capendio?

Io ho capito che per ogni impulso il relè deve eccitarsi per 1 secondo, indipendentemente dalla lunghezza dell'impulso.
Ai post di sampei198 non rispondo quasi mai perché si parte sempre con qualcosa di semplice e poi piano piano saltano fuori mille complicazioni e aggiunte.

[simo85]

Io ho capito che per ogni impulso il relè deve eccitarsi per 1 secondo, indipendentemente dalla lunghezza dell'impulso.

Azz, io nemmeno quello

Ai post di sampei198 non rispondo quasi mai perché si parte sempre con qualcosa di semplice e poi piano piano saltano fuori mille complicazioni e aggiunte.

OK, pensavo che il problema fosse il mio non capire, e di essere diventato rinco.. Magari lo sono ma vedo che c' è ancora qualche speranza :) Grazie

[sampei198]

comunque parlavo dell rele ...
donj ...mica tutti siamo nati imparati... comunque ringrazio chi con la sua pazienza sa aiutare i meno intellelligenti

[DonJ]

donj ...mica tutti siamo nati imparati...

Nemmeno io sono nato imparato ma la questione non è questa, è che i topic in cui scrivi sono sempre lunghi ed estenuanti perché ogni N post hai una nuova aggiunta/modifica che devi assolutamente implementare.
E qui c'è chi ha la pazienza di seguirti fino in fondo, ma, purtroppo per me, io non sono in grado.

Lasciando perdere queste inutili polemiche, non ci hai detto se abbiamo capito bene o no la temporizzazione del relè.

[sampei198]

si , sicuramente le polemiche non devono esistere, non servono a nulla .
lo schema che mi occorre e' giusto come nel ultimo schema ,
il rele' deve restare eccitato anche se il livello e' 1 , ma solo nel momento in cui do la vcc , e non quelle che interessano gli ingressi del ic.
e ' una eccitazione temporizzata di un secondo una volta sola.
quindi le se l uscita del ic , quella che manda in conduzione il bc e' alta, il rele' dopo un tot tempo si diseccita inceve se e' bassa si eccita.
funziona solo quando l alimentazione passa da 0 a 1

[simo85]

lo schema che mi occorre e' giusto come nel ultimo schema

Con quello schema, indipendentemente dallo stato logico degli altri due ingressi (i pin 8) il relè è diseccitato. Non vedo come potrebbe eccitarsi senza almeno avere tutti gli ingressi a stato logico basso. Quando si eccita, ha un ritardo di diseccitazione di .
È OK? Era quello che volevi? Se vuoi lo si può modificare perché il relè sia eccitato 1s all'alimentazione e poi lo lasci li in pace, in attesa che tutti le entrate siano a 0..

Diversamente

il rele' deve restare eccitato anche se il livello e' 1, ma solo nel momento in cui do la vcc , e non quelle che interessano gli ingressi del ic.

A quale livello ti riferisci? Lo stato logico di output della OR?
Poi però se uno degli ingressi pin 8 passa a stato logico basso, questo relè si deve eccitare, dico bene? Sennò a cosa servono quegli ingressi?

quella che manda in conduzione il bc e' alta, il rele' dopo un tot tempo si diseccita inceve se e' bassa si eccita...

Cos'è il "bc"?? Ti riferisci ad un bipolare PNP BCxxx??

Infine, non c'è 2 senza tre ma il 4 questa volta non vien da sè, perché ancora una volta, non ho capito niente o quasi
Hai tre ingressi:
pin 8 (A), pin 8 (B) e GND Switch (C).
Completa S che è lo stato logico che pilota il PNP, per favore.

Codice: Seleziona tutto

A B C S
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0 
1 1 1


E poi ne riparliamo.

[sampei198]

A B C S
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0

il rele' e eccitato solo nella posizione in cui tutti gli ingresso sono a 0

[OberoN]

NOR 3 entrate?