Conversione A/D

[corgan83]

Salve a tutti, mi sto imbattendo in uno studio di un convertitore AD installato su di una centralina elettronica.
Studiando i registri interni dell' ADC ho riscontrato alcune perplessità nella descrizione del significato di 3 bit (SMP[2:0]) nel registro che dovrebbe servire a fissare la frequenza del clock interno dell'ADC e qualcos'altro relativo agli istanti di campionamento.

Questi sono i bit che mi creano dubbi:

SMP[2:0] Sample Time Select — These three bits select the length of the sample time in units of ATD conversion clock cycles. Note that the ATD conversion clock period is itself a function of the prescaler value (bits PRS4-0). Table 9-13 lists the available sample time lengths.


Personalmente ho capito che questi 3 bit servono a definire la lunghezza dell'istante di campionamento in termini di n° di cicli di clock dell'ADC; per lunghezza si intende il n° di cicli di clock che si aspettano affinchè si carichi la capacità nel S&H!? e quindi la durata in cicli di clock necessaria affinchè si campioni correttamente il segnale analogico per poi partire con la conversione!?

Oppure per lunghezza si intende il n° di cicli di clock attesi tra un campionamento ed il successivo!?

aiutoooooooooooooooooooooooooooooooooo

[TardoFreak]

Ehm ... magari mettere anche la sigla del convertitore ...

[corgan83]

Se vuoi il data sheet del convertitore... posso darti il link dal quale scaricare quello del microcontrollore montato sulla centralina.
Da lì il capitolo 9 riguarda l'ADC in esame e il registro incriminato :) è l' ATDCTL4

http://www.freescale.com/webapp/sps/sit ... a%20Sheets

scarica il file MC9S12P128 di circa 7 MB.

attendo replies :)

[TardoFreak]

Ho dato uno sguardo veloce. Si, il tempo di acquisizione dipende dal fatto che il condensatore del S/H deve caricarsi e bisogna lasciargli il tempo necessario. Ho visto anche che il tempo di campionamento non dipende solo da quel registro ma anche dal prescaler che da il clock all' ADC.
Comunque per sicurezza, aspettiamo la conferma di qualcuno che ne sa più di me.

[corgan83]

Credo di esser convinto anche io che il significato di quei 3 bit sia quello di aspettare n° cicli di clock dell'ADC affinché si carichi la capacità nel S/H.
Il valore del prescaler credo serva a regolare la frequenza del clock interno dell'ADC dalla quale posso risalire indirettamente al periodo di campionamento nelle acquisizioni continue, ad es. acquisire 5 campioni consecutivi su un canale.

Sbaglio!?

[TardoFreak]

No, non sbagli.

[corgan83]

@ TardoFreak: Secondo te, facendo sempre riferimento al data sheet del convertitore di cui stiamo parlando, è possibile avviare una sequenza di conversione multi channel quando sincronizzo l'ADC con un trigger esterno!?
Mi è sembrato di capire che quando è abilitato un trigger esterno non è possibile avviare conversioni in scanning ma solo sequenze singole, non capsico però se sono possibili quelle multi channel o invece mediante un tirgger esterno sono ammesse solo le conversioni singole single channel

aiuto