Noise Gate Circuito

[yesle]

Ciao a tutti! Io ho provato a realizzare un circuito al fine di utilizzarlo come noise gate per chitarra ad esempio.... Il circuito che ho trovato è questo http://www.eleccircuit.com/wp-content/uploads/2007/05/noise-gate-by-bc109.jpg
Per chi non lo sapesse un noise gate è un sistema per cui ogni rumore sotto una certa soglia venga tagliato.... Questo si usa nei concerti ad esempio per eliminare i rumori di sottofondo di chitarre troppo distorte che altrimenti risuonerebbero e darebbero il solito fastidioso fischio Insomma, ho realizzato ed acquistato tutti i componenti per realizzzare questo circuito essendo consapevole che è' il meno complesso trovato e che avrebbe potuto non funzionare.. Insomma, dopo 2 riassemblaggi su breadboard e numerosissime prove ho finalmente confermato che il circuito non funziona... Potreste aiutarmi?

[g.schgor]

il circuito non funziona...

Che prove hai fatto? Consiglierei di procedere per gradi.
Ad es. eliminando l'effetto di Q1 e controllando che Q3
funzioni regolarmente (come emitter-follower).
Nello schema manca un pallino che assicuri la polarizzazione
della base di Q3. Hai collegato il centro del partitore con la base?

[IsidoroKZ]

Mi viene da pensare che i due diodi siano collegati a rovescio. Quello e` un JFET (non un MOS come invece direbbe il simbolo) a canale N. Per aprire il canale, quindi non attenuare il suono, bisogna portare il gate negativo, mentre in diodi in quel modo lo fanno diventare positivo.

Prova a girare entrambi i diodi, che poi funzioni non me la sento di garantirlo.

[lelerelele]

per me l'inghippo sta nell'uso improprio oppure nella cattiva polarizzazione del FET,

mi sembra che manchi tensione Vds, prova a misurarla in assenza di segnale in ingresso.

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

poi mi sembra che lavori al contrario,

aumentando il segnale in entrata, aumenta la tensione su C3, verso il positivo,

ed il fet, è collegato ad inseguitore,

per cui con il gate che va verso il positivo, avrò una minore tensione gate verso l'ingresso, e quindi maggiore corrente, il risultato avrò maggiore attenuazione.

[IsidoroKZ]

Il fet e` usato come resistenza variabile. Non essendoci bias in continua, ed essendo un fet, diventa difficile dire dov'e` il drain e il source.

[lelerelele]

sinceramente non ho mai usato fet,

mi sono basato sullo schema, mi pare che il source sia verso l'ingresso,

anche perche se fosse al contrario, mi troverei il gate positivo rispetto al source.

mah!

[IsidoroKZ]

mi sono basato sullo schema, mi pare che il source sia verso l'ingresso,

Quello e` il simbolo di un mosfet di potenza, non di un jfet.

anche perche se fosse al contrario, mi troverei il gate positivo rispetto al source.

Nei fet, come pure nei MOS integrati, source e drain dipendono da come sono collegati. In un canale N il source e` l'elettrodo piu` negativo e il drain e` l'altro, se scambi le polarita`, si scambiano i ruoli.

Appunto perche' il gate e` positivo rispetto al canale, ho pensato che il circuito fosse sbagliato e ho suggerito di girare i diodi.

[yesle]

il circuito non funziona...

Che prove hai fatto? Nello schema manca un pallino che assicuri la polarizzazione
della base di Q3. Hai collegato il centro del partitore con la base?

Nello schema la giunzione non deve esserci, Ho trovato lo stesso schema scritto in modo più grezzo e si vede chiaramente il "saltino" fra le due resistense,cosa che io trovavo strana,,, Perche mettere due resistenze in serie in quel modo? Vabbe....
Grazie a tutti per le risposte... Adesso provo a cambiare verso dei diodi....

[yesle]

Ah si poi non mi è chiara la polarizzazione del jeft, cioè, quella collegata ai diodi è il gate no? Prche io l'ho collegato così pensando fosse giusto, poi per emettitore e collettore ho provato anche a girarli ma non andava con nessuno dei due...

[TardoFreak]

Fai prima a considerare un JFET a canale N come un tubo a vuoto.
Nel tubo il potenziale di griglia è negativo rispetto al catodo, più è negativo e meno corrente scorre fra anodo e catodo.
Stessa cosa nei JFET.

gate = griglia
source = catodo
drain = anodo