da
EnChamade » 5 nov 2009, 13:31
brabus ha scritto:IsidoroKZ ha scritto:Gli ingressi delle porte non utilizzate non devono essere lasciati aperti, ma vanno collegati allo 0V o all'alimentazione positiva. Questo praticamente sempre, sia per le CMOS che per le vecchie bipolari.
IsidoroKZ, ti posso chiedere di approfondire il discorso che hai fatto qui?:
Credo sia un discorso di disturbi vero? Non è mai bello lasciare gate o basi penzolanti in giro per un circuito... specie se si trovano nello stesso package di altri cricuiti che funzionano regolarmente. Questa cosa si fa anche con gli operazionali non usati vero? Ad ogni modo attendo lumi.
brabus ha scritto:Se lo ritieni opportuno possiamo aprire un topic dedicato, mi sfugge il possibile spostamento delle tensioni di soglia. Mettendo in parallelo gli ingressi delle NAND si modifica la polarizzazione degli stadi d'ingresso forse (vado a intuito)? Grazie.
Questa è interessante... Premettendo che non lo so, ci ho pensato ieri sera e sono arrivato a questa riflessione.
Quando ho il passaggio degli ingressi 00 - 11 accendo contemporanemanete il parallelo di p-mos in pull-up. Invece nel passaggio fra ad esempio 11-10 accendo solo un MOS in pull-up. Se i MOS sono dimensionati per avere una soglia simmetrica nel secondo caso, allora nel primo caso la soglia si sposta verso il basso perché è come avessi acceso un p-mos di dimesione doppia...e quindi tira più corrente!
IsidoroKZ, è una cavolata abnormale?