Domande su sincronizzazione flip flop

[Light86]

Ciao, avrei i seguenti dubbi sulle varie modalità di sincronizzazione dei flip flop:

1)Come mai il flip flop D può essere solo sincrono?Ho pensato perché a differenza dell SR non ha una configurazione neutra degli ingressi, è corretto?
2)Perché il flip flop T a differenza del D non può essere di tipo latch?Anche qui riflettendo credo sia perché non è possibile prevedere quale sarà l'uscita visto che "ballerà" tra 0 e 1 per una durata determinata dall'ingresso alto, che ne pensate?
3)Perché il JK conviene sempre farlo master-slave, se ad esempio lo facessi edge triggered che problemi potrebbe dare? Qua non saprei proprio...

(ho fatto riferimento a quello che è scritto nel libro "Reti Logiche" di Bolchini, Brandolese e Sciuto)

[g.schgor]

1) Un D-FF commuta sul fronte d'onda del clock.
a differenza del SR-FF, che lavora sui singoli segnali di S ed R

2)Un T-FF commuta sempre il proprio stato sul fronte d'onda
del clock (a differenza del D-FF che dipende dallo stato
dell'ingresso D)

3) Il JK-FF è "master-slave" e commuta anch'esso sul fronte
d'onda del clock, ma l'uscita dipende dagli stati di J e K

[IsidoroKZ]

Alle prime due domande direi che sono cosi` per definizione. Il FF di tipo D ha un clock, e quindi per forza di cose e` sincrono. Un T e` definito come dice Giovanni. La tua giustificazione potrebbe essere OK, dipende dall'umore di chi te la chiede

Per l'ultima domanda, direi che i JK sono gia` edge triggered, e un modo per fare un FF edge triggered e` di farlo internamente master slave. Anche i D edge triggered internamente sono dei master slave.

[Light86]

Innanzitutto buon Natale a entrambi! :)
D'accordo sul T ma sugli altri 2 avrei un paio di perplessità:
D (domanda oziosa più che altro, visto che mi trovo abbastanza d'accordo con quello che avete scritto):
in effetti è vero che il D è definito con un clock e quindi per forza di cose è sincrono, ma alla fin fine questo tipo di flip flop si ottiene da un RS ponendo S=D e R=D' , perciò cosa mi impedisce di eliminare il segnale di clock e fare in modo che presenti in uscita ogni cosa che vede in ingresso?Che so magari mi serve solo un elemento di ritardo...

JK: sul libro a cui faccio riferimento viene detto che può essere fatto sia edge-triggered che master-slave, ma ho sentito che per non avere problemi è bene farlo master slave, quindi mi interesserebbe sapere cosa si perde a farlo edge-triggered.

[g.schgor]

lla fin fine questo tipo di flip flop si ottiene da un RS ponendo S=D e R=D'

Non è vero, è molto più complesso:

D_FF.GIF (11.66 KiB) Osservato 1459 volte

(dal corso Elettronica Digitale, circuit.exe)