da
rusty » 8 gen 2011, 17:50
Guarda, a noi hanno sempre fatto usare Verilog, iniziato con Verilog, studiato, attualmente usiamo tutti Verilog (in ambito di ricerca universitaria). In VHDL comunque sono scritte la maggior parte delle librerie, vedi ModelSim e ISE Xilinx, e ci dissero al tempo che il Verilog è un linguaggio "didattico", mentre in ambito industriale si usa il VHDL... ora non so quanto sia vero, comunque in ogni caso il passaggio non sarebbe poi così brusco, anche se ora come ora sono talmente abituato con il Verilog che non lo mollo più (non ho mai avuto problemi e non ho mai dovuto per forza di cose passare al VHDL)... In Verilog si può letteralmente descrivere tutto quello che ti passa per la testa, dal semplice Flip-Flop al processore 128 Core multistrato superpipelined, il limite è solo nel fatto che ti scoppia letteralmente la testa!
