logiche dinamiche

[ida]

ciao a tutti ,sto studiando un esame di "CIRCUITI DIGITALI",vorrei sapere se qualcuno può spiegarmi bene perché la presenza di "capacità fluttuanti" nelle logiche dinamiche rende queste "UNATTRACTIVE FOR TESTS" .grazie mille!

[marioursino]

Ciao ida, ho appena passato l'esame di elettronica digitale, a livello didattico (e forse quindi anche un po concreto) posso dirti cosa mi viene in mente.

Nel testo scritto dal mio professore (Fondamenti di circuiti digitali integrati CMOS, David Esseni) si esegue un'analisi del ritardo minimo di una tecnologia CMOS studiando i ritardi di un invertitore che ne pilota uno identico a se stesso, in particolare è ricercato un rapporto tra i dimensionamenti tale che il ritardo sia minimo.

Al termine dello studio dei ritardi (che se vuoi posso allegare) si giunge alle seguenti conclusioni:

1) Il valore di ritardo ottimo di un invertitore caricato con un invertitore identico a se stesso non dipende dal dimensionamento degli invertitore (se la capacità di interconnessione è trascurabile). Questo è dovuto al fatto che l'invertitore è carico di se stesso, cosicché sia le correnti che le capacità sono proporzionali al dimensionamento. Dato che il ritardo dipende dal rapporto tra le capacità e le correnti che le caricano, esso risulta appunto insensibile ai dimensionamenti.

2) Tale ritardo ottimo è una caratteristica della tecnologia e decresce velocemente riducendo la minima lunghezza di canale dei transistori MOS.

Arrivando alla tua domanda:

Un circuito il cui ritardo caratteristico è spesso ben descritto dall'analisi appena svolta è l'oscillatore ad anello, ottenuto mettendo in in cascata un numero dispari di invertitori e portando l'uscita dell'ultimo invertitore in ingresso al primo. Questo circuito è certamente astabile ed oscilla con periodo



dove M indica il numero degli invertitori.

Sorgente FidoCadJ | Ingrandisci | Cos'è Fidocad

L'oscillatore ad anello è il tipico circuito di test per valutare le prestazioni di una nuova tecnologia, infatti il suo periodo di oscillazione è pressoché indipendente dai dimensionamenti (e quindi dalle capacità di ingresso) dei transistori.

In conclusione, le logiche dinamiche non hanno di per sé capacità fluttuanti, bensì esse sono caratteristiche fisiche di ogni transistore, che di solito sono approssimate alla capacità di gate in regione triodo; il problema è quindi costruire un sistema studiabile secondo un modello matematico ben definito e poco dipendente da queste come l'oscillatore di cui appena discusso, in modo da ottenere dei risultati prossimi alla realtà in fatto di ritardi. Le logiche dinamiche non sono appetibili in quanto il loro layout non è adatto ad una misurazione affidabile dei ritardi, o almeno non tanto quanto altri sistemi di transistori ad-hoc che non presentano magari grosse reti di pull-up o pull-down utili per l'elaborazione ma nocive per i test.