Analisi di circuito ADC

[giuggiolo]

Ciao a tutti!

Ho il seguente schema di circuito ADC preso da alcuni appunti che vorrei analizzare ma non essendo un esperto vorrei che mi prestaste un'occhio per verificare se erro o meno

Sorgente FidoCadJ | Ingrandisci | Cos'è Fidocad

Vi è il segnale analogico già campionato.
La comparazione ha esito 1 logico se Vi <Vref (tensione sul morsetto non invertente), altrimenti è 0.
Suppongo anche che le soglie di conversione tra una configurazione e la successiva siano distanziate di 0.5V. Ciò significa che se ad esempio Vi = 0.4V e la soglia attuale è Vref = 0.5V la comparazione mi darà un 1 logico. Se invece Vi = 0.6V con Vref = 0.5V si avrà uno 0 in uscita dalla comparazione e quindi Vi verrà comparato con Vref = 1V (e quindi darà 1 in uscita alla successiva comparazione)

Suppongo di campionare allora un segnale di tensione pari a 3.6V.
La soglia iniziale è 0.5V, la comparazione ha esito 0 logico e quindi nel FF viene memorizzato uno 0. Questo passa tramite la AND in ingresso al contatore digitale. Non è meglio specificata la porta in cui entra e quindi suppongo sia la porta di enable dell'uscita. Ciò significa che in questo caso il contatore non mostrerà in uscita la sua configurazione attuale (tuttavia si ha un incremento implicito).

Il DAC andrà allora a convertire in una nuova soglia la configurazione incrementata portando Vref = 1V. Questo si ripete fino a Vref = 4V, il quale porterà la comparazione a un livello 1 logico e quindi all'ingresso del contatore avremo 1 all'enable dell'uscita. Questo significa che Vu sarà la combinazione digitale attuale del contatore (che sarà stato incrementato ogni volta per fornire sempre una soglia crescente per il comparatore).

Fatto ciò però ci dovrebbe essere (e sembra non esserci) un sistema per resettare il FF e il contatore allo stato iniziale per la successiva campionatura e conversione di un nuovo Vi analogico.
Secondo voi si dovrebbe cortocircuitare in qualche modo l'uscita della AND con il terminale di reset dell'immagine?

C'è comunque qualcosa di sbagliato/impreciso?
Sperando di non aver fatto un'analisi errata, resto in attesa di chiarimenti.

Grazie in anticipo
Giulio

[Utdis1]

Leggendo la tua descrizione sono andato in confusione, forse è troppo complicata per me.
Da come lo vedo io è lo schema di un convertitore seriale, dove "rs" (reset) e "vi" sono gli ingressi e "vu" (uscita digitale a n bit) e "fine conteggio" sono le uscite.
Fine conteggio serve a sapere quando il dato della conversione è valido.
Reset serve a inizializzare il convertitore, a resettarlo, ovvero a far partire la "vu" da zero (azzarrare il contatore) e azzerare il "fine conversione" precedente.
Qundo vi è la conversione Il contatore conta up finché "vu" ( n bit) non raggiunge "vi" ( più o meno l'errore del comparatore).