Circuito Sample&Hold

[wizard]

Buongiorno volevo togliermi qualche dubbio sul circuito S&H
1) Dire che il condensatore durante la fase di hold non si scarica non è del tutto corretto, giusto? cioè da un punto di vista pratico, non è più corretto dire che si scarica di una certa quantità che non influisce sul risultato finale visto che ho commutazioni e nuove cariche in tempi molto veloci? spiego meglio il mio condensatore si scarica di poco perché il tempo che passa per ricevere una nuova carica è molto breve, quindi la tensione che viene "persa" non crea comunque un problema per il riconoscimento del dato...ecco la mia domanda è proprio questa: non è più corretto usare questa seconda dicitura piuttosto che dire che non si scarica proprio?
2) Ho letto che l'interruttore può essere realizzato con un transistor FET...ok, mi pare corretto...ma mi chiedo: non sarebbe meglio realizzarlo con un pass transistor in modo da avere una perfetta trasmissione sia dell'1 che dello 0 logico?
3) Il funzionamento del S&H non potrebbe essere influenzato dalle impedenze a monte e a valle del circuito? Cioè non conviene andare a porre un amplificatore operazionale a monte e a valle che funga da separatore di impedenza?

ps spero sia chiara la prima domanda

[IsidoroKZ]

1) Certo che si scarica. I S&H hanno un tempo massimo di mantenimento entro un certo errore, tempo che dipende anche dalla capacita` del condensatore.

2) Non bisogna passare uno 0 o un 1, ma una tensione analogica. Un fet in serie e` un pass transistor. Non e` che volevi dire transmission gate? In tal caso le capacita` parassite potrebbero essere piu` alte.

3) Si` certo: i S&H integrati hanno anche gli amplificatori prima e dopo, in configurazione piu` complicata di buffer, in modo da togliere gli offset del secondo operazionale e le non idealita` dell'interruttore.

[wizard]

Non e` che volevi dire transmission gate?

Sì ho sbagliato
Grazieeeeeeee