dac approssimazioni successive

[elltraudo89]

salve a tutti,non so se questa è la sezione giusta(se non lo è sposterò la domanda); il mio problema è che non riesco a capire il funzionamento del dac ad approssimazioni successive,me lo potreste spiegare magari facendomi un esempio numerico

Vi ringrazio in anticipo,vi prego è urgente lunedi ho l'esame e sto nella nebbia totale
Grazie ancora

[g.schgor]

Vedi qui

[simo85]

Anche qui dovrebbe essere ben spiegato.

[elltraudo89]

ciao,grazie per la risposta ,a quel sito avevo già dato un'occhiata solo che non riesco a capire quando è finita la conversione;cioè ad esempio se ho un dac a 3 bit e devo convertire il valore analogico 6V, a livello pratico come funziona?

[elltraudo89]

allora ho letto il sito da te suggerito, e devo dire che ho un po' le idee più chiare, il passo che non riesco proprio a capire è la fine delle conversione,cioè lui dice
"Questo continua fino a quando tutti i bit sono stati determinati"
Ma a livello pratico cosa vuol dire,cioè ritornando all'esempio di prima con adc a 3 bit e il valore 6V da convertire la conversione quando finisce?

Sembrerà una domanda stupida solo che non so perché non riesco ad afferrare il concetto

[Pioz]

Ma a livello pratico cosa vuol dire,cioè ritornando all'esempio di prima con adc a 3 bit e il valore 6V da convertire la conversione quando finisce?

La conversione finisce quando tutti i bit dell'ADC sono stati fissati
Faccimao un esempio:
Vi=6V, Vimax=7V, Nbit=3
quindi la tabella di verità è:
0V 000
1V 001
2V 010
3V 011
4V 100
5V 101
6V 110
7V 111

Sai che quando arriva l'impulso di Start Conversion la rete SAR si porta sempre nella combinazione 100, in generale porta l'MSB a 1 e tutti gli altri bit a 0. Questo valore è convertito dal Dac che da una tensione di uscita di 4V. La tensione Vdac è quindi confrontata con la tensione Vi. La tenisone Vi è maggiore di Vdac (6V contro i 4V). La rete SAR quindi fissa, e mantiene fisso per tutte le altri fasi sucecssive della conversione, l'MSB a 1(se Vi fosse stata minore di Vdac il bit sarebbe stato fissato a 0). Nel passo successivo la rete SAR porta a 1 il penultimo bit e quindi si porta nella combinazione 110, questo valore è convertito di nuovo dal DAC che restituisce in uscita 6V. Ipotizziamo che Vi sia di poco maggiore di 6V quindi si ha che Vi>Vdac e quindi anche il penultimo bit è fissato a 1. Nella fase successiva la rete SAR fissa a 1 anche l'ultimo bit e si porta nella combinazione 111. Il dac converte questa combinazione nel valore analogico 7V che viene comparato con Vi. Stavolta Vi<Vdac e quindi l'ultimo bit è fissato a 0. La combinazione di uscita della rete è quindi 110.
Il tempo di conversione è indipendente da Vi e è calcolabile con la formula:
dove "n" è il numero di bit. La formula dell'articolo è sbagliata

[elltraudo89]

quindi da quello che ho capito il valore convertito è sempre l'ultimo delle varie combinazioni?
inoltre vi sarebbe il valore da convertire e vimax sarebbe il fondoscala?

[Pioz]

Si, per questo il tempo di conversione è sempre costante.
Ti spiego perché il tempo è proprio Tc*(n+2)
Allora sai che ogni fase è scandita da un impulso di clock:
1°impulso: la rete SAR si porta nella combinazione 100
2°impulso: la rete fissa lMSB e si porta nella combinazione X10
3°impulso: la rete fissa il fissa anche il penultimo bit e si porta nella combinazione XY1
4°impulso: la rete fissa anche l'ultimo bit e trova l'effettiva combinazione corrispondente alla tensione in
ingresso
5°impulso: viene attivato il latch di uscita che trasferisce il valore della rete XYZ in uscita dell'ADC

Come vedi il primo e l'ultimo impulso sono sempre presenti, gli altri impulsi di clock corrispondono invece al numero di bit dell'ADC

[elltraudo89]

a ecco perché,su molti siti dava un'altra formula e non riuscivo a capirne la provenienza mentre invece questa(quella giusta) ha un senso giustamente.Senti ti potrei chiedere un favore cosicchè mi puoi aiutare ancora meglio nella comprensione.

se invece di convertire 6V devo convertire 4V sempre vimax=7 e 3bit come funziona?

Ti ringrazio per la pazienza e disponibilità, sto nella più fitta nebbia

[Pioz]

Allora parti sempre dalla solita combinazione 100. Il dac da in uscita il valore di 4V. Diciamo quindi che per tensioni Vi maggiori o uguali alla tensione Vdac il bit viene fissato a 1, invece per tensioni Vi<Vdac il bit viene fissato a 0. Allora in questo caso il bit è fissato a 1 e la rete SAR alza il penultimo bit e si porta a 110. Il dac da rispettivamente una tensione di 6V. Si ha che Vi è minore di Vdac e quindi il penultimo bit viene fissato a 0. Infine la SAR porta a 1 l'ultimo bit e si porta nella combinazione 101. La tensione di uscita del dac è quindi 5V e quindi anche l'ultimo bit è fissato a 0 perché Vi<Vdac. Nell'ultimo impulso di clock poi il latch trasferisce in uscita la combinazione trovata, 100, e la rende disponibile sui pin dell'ADC