Calcolo Critical Path a più stadi.

[escher]

Ciao, devo calcolare la frequenza massima del circuito in allegato con relativa tabella.
Il problema è che la formula di frequenza massima che conosco è sbagliata.
Pensavo fosse:



Dove:
Tc è il critical path.
TH è il tempo di hold.
TSu è il tempo di setup.

Ora mi è stato detto che il tempo di Hold non c'entra nulla, e che al suo posto devo mettere il tempo di ritardo del Flip-Flop. Quindi diventa:



Questo è il primo problema: Adesso è giusta la formula? Oppure qualcuno sarebbe così gentile da chiarirmi le idee? Non so a chi devo dar retta.

Il secondo problema risiede nel fatto di dover calcolare il critical path, in questo circuito tra due stadi.
Dalla teoria so che il critical path deve essere calclato tra due Flip-Flop, non ce ne possono essere altri. All'interno di questi due flip flop posso avere un certo numero di porte logiche.

Quindi in questo caso ci sono due stadi, uno che comprende la parte sinistra del circuito e uno che comprende la parte destra del circuito.
Parte sinistra: DFF0, DFF1, DFF2 e DFF3.
Parte destra: DFF2,DFF3,DFF4 e DFF5.

Per la parte sinistra ho più di un possibile critical path, li elenco:
- DFF0 - NAND - DFF2
- DFF1 - XOR - DFF3
- DFF1 - NAND - DFF2.

Per la parte destra:
- DFF2 - OR - DFF5
- DFF3 - DFF4
- DFF3 - OR - DFF5

Sempre per la teoria so che le porte non invertenti (and,or) il fronte di clock non varia. Se ad esempio entra un fronte di clock dal basso verso l'alto (LH) esce un fronte di clock dal basso verso l'alto (LH).
Per le porte invertenti è il contrario. Se ad esempio entra un fronte di clock dal basso verso (LH) esce un fronte di clock dall'alto verso il basso (HL).
Per la XOR, invece, devo calcolarli entrambi sia dal basso verso l'alto (LH) che dall'alto verso il basso (HL).
Per il flip-flop rimane invariato, se dalla porta precedente esce un fronte dal basso verso l'alto (LH) nel flip-flop avrò un fronte dal basso verso l'alto (LH).

Quindi per la parte di sinistra:
- NAND(TrLH) + DFF2(TrHL) = (0.150 + 0.048 (3)) + (0.150 +0.024(1)) = 0.468
- XOR(TrLH) + DFF3(TrLH) = (0.260 + 0.046 (3)) + (0.160 + 0.032 (1)) = 0.590
- XOR(TrHL) + DFF3(TrHL) = (0.250 + 0.031 (3)) + (0.150 + 0.024 (1)) = 0.517
- NAND(TrHL)+DFF2(TrHL) = (0.180 + 0.037 (3)) + (0.150 + 0.024 (1)) = 0.465

Corretto?

Il 3 è il load factor del flip-flop che sono gli unici collegati alle porte in questione. Quindi il critical path è: XOR(TrLH) + DFF3(TrLH)

Ora non vado avanti con il calcolo della parte di destra del circuito. Ma dopo aver calcolato sia quello di sinistra che quello di destra, quale devo prendere? Quello che ha più alto valore?

Ed infine nella formula del calcolo del critical path al posto di cosa devo metterci?

Grazie delle eventuali risposte, e scusate la lunghezza del messaggio.