latch e macchine a stati?

[claudios96]

E' quello che mi chiedo io; il nostro prof ci ha detto che il dato che memorizzo qui dipende da quando decido di memorizzare, e ci ha paragonato questo e il flip-flop alla doppia sbarra del pedaggio in autostrada: se ne ho 1 sola, possono passare n macchine, se ne metto 2 che lavorano in controfase, passa 1 macchina sola e poi bisogna aspettare l'altra sbarra per farne passare un'altra; quindi il problema, visto quello che ci ha detto, potrebbe essere che quel latch non possa essere utilizzato per le macchine a stati perché se il dato cambia n volte io non so quale valore memorizzo mentre nel flip-flop so che di sicuro memorizzo il valore che ha al momento della transizione?

[claudios96]

su wikipedia per quanto non sia affidabilissima dice che quest'oscillazione si può verificare nel caso si voglia riportare l'uscita negata in ingresso; così avrebbe senso, perché E può diventare basso quando il segmale è stato negato solo 2 volte o 3, e quindi mi crea problemi; forse è questo il motivo, non trovo altre spiegazioni

[Brianz]

A mio parere, mi sembra un poco astratto.
Un latch non memorizza a capocchia, ma sarà azionato dalla logica di controllo nel momento in cui è necessario.
Certamente, nel D-latch, se attivi il clock quando il dato non è ancora assestato o lo rimuovi prima del tempo di hold, l'uscita sarà a caso.
Così pure se azioni il clock in modo del tutto casuale rispetto al dato o vari il dato durante il fronte del clock.
Come dire, forse, che non puoi usare il cambio su una macchina perché potresti cercare di innestare la retro dopo la quinta.

A mio parere, se il ff SR di flamber ha una remota possibilità di sballo metastabile, tanto che teoricamente potrebbe anche oscillare, anche qui si tratta di una condizione assai anormale : entrambi gli ingressi che cambiano stato assolutamente in contemporanea...

E non ritengo ci sia alcuna relazione con con una "velocità" dei segnali : la velocità potrà essere indefinita, basta che sia rispettata la temporizzazione e le possibilità di trasferimento dei gate.

Se cerchi, trovi altre possibili implementazioni del D-latch con diverse connessioni dei MOS.
Bisognerebbe però avere un dal docente un maggiore dettaglio su cosa intenda dire e se è una discussione puramente torica o ha risvolto pratico.

[IsidoroKZ]

claudios96 fai il disegno di una generica macchina a stati, con un blocco combinatorio e un blocco di registri, che poi la spiegazione e` semplice (forse). Disegno fidocadj, grazie! Niente immagini enormi o link esterni. Non ti era gia` stato detto?

Conosci questo circuito e sai che cosa fa?

Sorgente FidoCadJ | Ingrandisci | Cos'è Fidocad

[Brianz]

Però, IsidoroKZ, mi resta un dubbio sulla forma.
Che si possa avere una oscillazione riportando l'uscita all'ingresso è evidente; in tal caso il dato latchato è indeterminato. Però oscilla solo quando è applicato il clock e il tg iniziale è aperto. La cosa si risolve usando un latch edge triggered.
Ovvero è una situazione in cui non ci si va a mettere nella pratica.
Certamente è un caso teorico che va conosciuto, però la cosa andrebbe fatta in modo che chi ascolta la lezione abbia chiari i concetti (mentre le sbarre del casello non mi sembrano molto appropriate) e abbia conoscenza di come viene risolta nella pratica.

[IsidoroKZ]

Immagino che l'osservazione fosse qualcosa del tipo (o equivalente a) "nelle macchine a stati non si possono usare latch trasparenti" oppure "si devono usare latch edge triggered". Pero` fra quanto dice il prof, quanto sente lo studente, quanto ricorda... di mezzo c'e` tanto rumore

[Flamber]

A mio parere, se il ff SR di flamber ha una remota possibilità di sballo metastabile, tanto che teoricamente potrebbe anche oscillare, anche qui si tratta di una condizione assai anormale : entrambi gli ingressi che cambiano stato assolutamente in contemporanea...

La possibilità che un latch del genere entri in metastabilità è tutt'altro che remota, principalmente per due motivi.

Prima di tutto, è vero che se si avessero dei latch ideali, con 3 o 4 commutazioni al minuto, la condizione di metastabilità sarebbe quantomeno improbabile. Tuttavia, immagina una macchina che lavora a qualche MHz, magari in un bell'ambiente rumoroso, con qualche centinaia di migliaia di commutazioni al secondo. Di quanto aumenta la possibilità?

In secondo luogo devi considerare, che il latch sono fatti di transistor, ed i transistor per quanto si possano fare bene, presentano sempre delle asimmetrie, quindi in realtà per entrare in metastabilità, non è detto che la commutazione debba essere per forza simultanea.

Nella pratica, anche nelle macchine di Moore perfettamente sincrone, progettate con tutte le precauzioni del caso, che utilizzano solo FF di tipo master-slave ecc., comunque in uscita c'è sempre un circuito di sincronizzazione (di solito tre FF in cascata), che riduce (ma non elimina del tutto) il rischio di metastabilità.