Plot di un filtro Fir

[EcoTan]

Sono laureato nell'era analogica ma non mi spiacerebbe capire qualcosina dei vostri discorsi.
Un IP core che si chiama FIR COMPILER confronta le stringhe dei segnali e tira fuori i parametri di un filtro, questo è giusto? Ma di che tipo di parametri si tratta? (magari impedenze, frequenze, tempi, coefficienti o che?)

[jayeffe]

Oggi ho provato a fare questa cosa:

In pratica dall'FPGA ho estrapolato il segnale
DAC_DB e il Segnale ADC_DB.

Il segnale ADC_DB nel mio progetto corrisponde al segnale convertito dal DAC.

In simulink ho passato un array e tramite ZOH ho ricostruito il segnale e visualizzo lo spettro.

Nel secondo allegato vedete i due segnali .

Nel terzo allegato ho preso il segnale in uscita al filtro FIR PASSA BANDA e ho rifatto lo stesso filtro in matlab con le stesse caratteristiche e ho ottenuto il segnale giallo.
Sull'FPGA il filtro è stato impostato a 37 coefficienti ma ingresso e uscita sono a 14 bit.

Può avere senso?

Grazie a tutti

[SandroCalligaro]

Scusa jayeffe, ma io non ci capisco molto.

Prima di tutto, chiamarli segnale del DAC e dell'ADC non rende chiaro cosa sia l'ingresso e cosa sia l'uscita. In qualche modo hai provato a spiegarlo, ma non è meglio chiamarli "ingresso" e "uscita" o "x" e "y".
Poi non è chiaro come siano codificati i segnali che prendi dall'FPGA. Sono degli interi? Hanno segno? Li hai considerati nel modo corretto?

Cosa hai fatto in Matlab, passo per passo? Hai verificato l'ordine degli argomenti di filter?
Come fai a dire che il filtro implementato nell'FPGA e quello che hai progettato con fdatool sono uguali?

Questo set di dati sono gli unici che hai a disposizione? Non puoi fare un test con un filtro più semplice, prima?

In ogni caso, se sei in grado di usare Simulink e hai a disposizione i coefficienti del filtro, puoi simulare con precisione il filtro, anche l'implementazione in virgola fissa.

[jayeffe]

Allora spiego cosa ho fatto.

Il progettino che sto facendo a livello didattico consiste nel creare un loop come nell'esempio in allegato.
In pratica DAC_DB è un segnale che è in uscita all'adder.
Sulla scheda poi tramite loop ho collegato il cavo proprio come l'esempio.
Quindi DAC_DB è il segnale che proviene dall'adder e ADC è lo stesso segnale che però passa nell'ADC della scheda .
Questi segnali sono a 14 bit signed.

Sempre nella guida è scritto che sul CD della scheda hardware ci sta un file di matlab che effettua la FFT a partire dalla cattura dei segnali del software Quartus dell'FPGA.
Quindi seguendo questo criterio ho fatto il filtro su FPGA, in ingresso ho inserito il segnale dell'ADC e ho catturato i segnali .
Ho inserito la foto in allegato.


Premetto che non sono molto pratico quindi mi sono limitato a creare vari filtri e ho visto che rispettano le specifiche che ho fornito. Ad esempio quello che ho mostrato è un passa banda .


Ho provato a fare quindi la stessa cosa in matlab, creando il filtro uguale a quello implementato su FPGA e li ho messi a confronto.