segnale chirp in simulink
15 messaggi
• Pagina 2 di 2 • 1, 2
0
voti
Si, voglio simulare un rumore bianco a banda limitata [0-20] GHz, da sommare al chirp ed infine filtrare con un BPF Cheby1 nella banda [4-6] GHz.
Questo è ciò che voglio fare per ora
Questo è ciò che voglio fare per ora
0
voti
Non mi è molto chiaro il concetto del Noise Power, non ho capito come devo settarlo.
Per il sample time ho seguito la formula, considerando che la Fmax del mio chirp è 5.01 GHz, il tc=0.01/(5.01e9)=1.99e-12 sec.
Inoltre come mai, nonostante abbia messo la spunta alla voce: Interpret vector parameters as 1-D,
perché a me servirebbe un vettore di 120000 elementi da sommare al chirp, il segnale di uscita mi sembra sample based e non frame based (perché alla fine delle simulazioni non mi compaiono le doppie frecce in uscita ai blocchi).
Per il sample time ho seguito la formula, considerando che la Fmax del mio chirp è 5.01 GHz, il tc=0.01/(5.01e9)=1.99e-12 sec.
Inoltre come mai, nonostante abbia messo la spunta alla voce: Interpret vector parameters as 1-D,
perché a me servirebbe un vettore di 120000 elementi da sommare al chirp, il segnale di uscita mi sembra sample based e non frame based (perché alla fine delle simulazioni non mi compaiono le doppie frecce in uscita ai blocchi).
0
voti
Mi sta venendo un piccolo dubbio riguardo allo schema che sto sviluppando e ad una sua possibile implementazione futura su FPGA.
Visto che in Matlab lavoravo con vettori, ho pensato di continuare con questo approccio anche in simulink, perciò ho pensato all'implementazione frame based per le mie simulazioni.... solo che nel momento in cui lo schema sarà completo e funzionante in simulink, si passerà ad una sua implementazione su FPGA.
Secondo voi, il vhdl, frame based, generato da simulink per gli fpga, potrebbe andare?
E quindi indirettamente, gli fpga supportano le implementazioni frame based o lavorano solo su campioni?
Vorrei capire bene questi aspetti prima di procedere
grazie
Visto che in Matlab lavoravo con vettori, ho pensato di continuare con questo approccio anche in simulink, perciò ho pensato all'implementazione frame based per le mie simulazioni.... solo che nel momento in cui lo schema sarà completo e funzionante in simulink, si passerà ad una sua implementazione su FPGA.
Secondo voi, il vhdl, frame based, generato da simulink per gli fpga, potrebbe andare?
E quindi indirettamente, gli fpga supportano le implementazioni frame based o lavorano solo su campioni?
Vorrei capire bene questi aspetti prima di procedere
grazie
15 messaggi
• Pagina 2 di 2 • 1, 2
Torna a Programmi applicativi: simulatori, CAD ed altro
Chi c’è in linea
Visitano il forum: Nessuno e 9 ospiti

Elettrotecnica e non solo (admin)
Un gatto tra gli elettroni (IsidoroKZ)
Esperienza e simulazioni (g.schgor)
Moleskine di un idraulico (RenzoDF)
Il Blog di ElectroYou (webmaster)
Idee microcontrollate (TardoFreak)
PICcoli grandi PICMicro (Paolino)
Il blog elettrico di carloc (carloc)
DirtEYblooog (dirtydeeds)
Di tutto... un po' (jordan20)
AK47 (lillo)
Esperienze elettroniche (marco438)
Telecomunicazioni musicali (clavicordo)
Automazione ed Elettronica (gustavo)
Direttive per la sicurezza (ErnestoCappelletti)
EYnfo dall'Alaska (mir)
Apriamo il quadro! (attilio)
H7-25 (asdf)
Passione Elettrica (massimob)
Elettroni a spasso (guidob)
Bloguerra (guerra)



come spiegato nel