Max2433BO ha scritto:Io conservo ancora questo catalogo di 30 anni fa:
Piú o meno di quell'epoca dovrebbe essere stato lo strumento di misura piú ingombrante che abbia mai usato: und HP 83000 F660.
Per curiosità, c'è? Dovrebbe essere sotto
Digital Design & Test Instruments & Systems.
Assorbiva qualcosa dalle parti dei 30 kW, era raffreddato ad acqua ma trasformava comunque la stanza in una specie di sauna. E per qualche arcano motivo aveva comunque delle ventole rumorosissime... ah che ricordi
Ho ancora in giro degli screenshot del software di controllo, che girava su un computer HP con scheda di estensione PCI proprietaria (ho dovuto censurare un paio di cose). Ho dovuto suddividere lo screenshot in due, era troppo largo.
Già solo la grafica lo qualifica per questo thread
Un po' di contesto:
Si tratta di un tester per ASIC: l'IC dopo la produzione viene collegato a questo apparecchio (che sia ancora sul wafer, o un die segato, o già nel suo package) che ne testa il funzionamento.
Nella prima schermata in alto a sinistra si vede il vector setup: questi sono gli stimoli che vengono applicati sequenzialmente uno dopo l'altro ai pin dell'IC e le risposte che ci si aspetta di avere. Le colonne DD sono stimoli, le colonne ED sono le risposte corrette.
Quello a destra, vistosamente colorato è un cosiddetto Shmoo Plot. Qui il tester applica i vettori di test variando contemporanemante due condizioni (in questo caso tensione al core e periodo del clock) e verifica dov'è la soglia minima/massima per la quale l'IC funziona ancora correttamente. Ogni quadratino nel grafico è un'esecuzione completa di tutti i vettori di test (in questo caso circa 18'000).
Nella seconda schermata si vede perché la macchina costa quello che costa e pesa quello che pesa
La risoluzione temporale con la quale è in grado di applicare gli stimoli e leggere le risposte è 10 ps.
La frequenza massima di lavoro è 660 MHz.
E il tutto si può impostare indipendentemente per ognuno dei 256 canali che ha
Nella finestra Timing Setup, si vede che ho impostato un periodo globale di 8.07 ns, il clock è sincrono con questo periodo globale, il segnale di reset viene applicato 500 ps dopo il fianco di clock, gli output vengono campionati 7.57 ns dopo il fianco attivo del clock.
Ah, bei tempi... un po' mi manca il mondo silicio/VHDL
Boiler
P.S.: foto non mia, per dare un'idea delle dimensioni, fa tutto parte della stessa macchina, da dietro in avanti: alimentazione, rack con le schede di input/output, aggeggio futuristico su cui si monta il chip da testare.