Sintetizzatore di frequenza

[TardoFreak]

1) Si
2) Da un VCO hai in uscita una frequenza che dipende dalla tensione d' ingresso. Dipende da cosa fa la tensione. Se è ottenuta dal comparatore di fase e se c'è troppa differenza fra la frequenza (e fase) fra i due segnali la tensione d' ingresso potrà essere al minimo o al massimo.
Penso ...

[belva87]

2) Da un VCO hai in uscita una frequenza che dipende dalla tensione d' ingresso. Dipende da cosa fa la tensione. Se è ottenuta dal comparatore di fase e se c'è troppa differenza fra la frequenza (e fase) fra i due segnali la tensione d' ingresso potrà essere al minimo o al massimo.
Penso ...

Pensi bene al limite ^^
C'è da considerare anche l'effetto del filtro loop inserito tra il pin di controllo (in tensione) del VCO e l'uscita dell'integrato PLL (tipicamente a pompa di carica). Di norma chi costruisce VCO fornisce nel datasheet (o in documenti oscuri e segreti ) la curva di "funzionamento" di tale pin in relazione all'uscita, detta in modo più chiaro e corretto, ti fornisce diversi vaori di frequenza in relazione al variare della tensione di "tuning"... per capire meglio vedere qui che tra l'altro va molto bene sopra tutto per quello che costa, lo consiglio a tutti.

Se la differenza di fase tra il riferimento e il segnale generato dal VCO è troppa, dipende da cosa e come agisce l'integrato PLL, ne esistono di svariati tipi. Ad esempio se il PLL è programmato/progettato per continuare ad inseguire il segnale si arrabattola a più non posso variando bruscamente la tensione in uscita dal filtro loop, perciò non è detto che sia al minimo o al massimo dell'escursione, ma bensì può trovarsi in qualsiasi punto intermedio; tipicamente questo accade quando il PLL non riesce a "lockare" e diventa matto ad esempio perché il filtro loop non è idoneo o perché il segnale di feedback è "un disastro"...
Al limite se la differenza tra i segnali che compara è troppa si comporta come detto da TardoFreak.
Se invece il PLL è programmato/progettato per "mettersi a dormire" nel caso in cui non riesca ad inseguire ed "acchiappare" il segnale entro un determinato numero di cicli, la tensione di uscita può essere massima, minima, o addirittura nulla in qualche caso, dipende dal PLL e dal filtro loop, ad esempio se attivo o non.

[DirtyDeeds]

2) se ho un vco con un certo intervallo di aggancio ed in ingresso al pll ho un segnale con frequenza fuori da quell'intervallo, in uscita dal vco avrò un segnale con frequenza pari a quella centrale dell'intervallo di aggancio?

No, in quel caso non hai una frequenza di uscita costante.

Penso ...

Eh, no, quando le due frequenze sono diverse e il PLL non riesce ad agganciarsi, la fase varia nel tempo, generando così un segnale d'errore variabile.

[TardoFreak]

Bene! Ho imparato qualcosa di nuovo.

[belva87]

TardoFreak posso domandarti una cosa che riguarda il tuo campo indubbiamente? Riguarda la comunicazione tra un uP e un integrato PLL... sempre che non vado troppo OT.

[TardoFreak]

La mia è pura e semplice curiosità poiché ho realizzato, non molto tempo fa, un demodulatore utilizzando un PLL. Non conosco bene questi componenti e li ho usati solo poche volte, più che altro per generare clock diversi partendo da un solo quarzo.
Ora so qualcosa di più e ne sono contento.

[parolina]

Anhc eio pensavo che nel caso di una frequenza fuori dall'intervallo l'uscita fosse variabile..ma nel datashhet c'è scritto che in tal caso oscilla alla frequenza centrale....

[DirtyDeeds]

ma nel datashhet c'è scritto che in tal caso oscilla alla frequenza centrale

'ndo sta scritto? (pagina, riga e link al data sheet)