modulatori sigma delta

[dona79]

Il principio è abbastanza semplice, un modulatore SD può essere usato sia come ADC che come DAC, ma anche come filtro decimatore (che poi non è altro che un DAC senza passa basso in uscita)

Faccio qualche esempio chiarificatore, anche perché il sigma delta è un oggettino abbastanza semplice che ha risolto parecchi problemi, sopratutto legati alla realizzabilità dei convertitori(immaginate di costruire un DAC a 12,14 bit, un dramma dal punto di vista layoutistico!). Quindi ritengo utile per un elettronico capire come fuziona e perché si usa tale oggettino.

-SD usato come ADC. di seguito è riportato uno schema di principio (SD del 1 ordine). Il blocco sommatore e l'integratore ovviamente li dovete vedere come un unica cosa, un semplice opamp integratore insomma.
Il segnale d'ingresso (nello schema manca il sovracampionamento) viene integrato(quindi continuamente sommato con sè stesso) e confrontato con un DAC ad 1bit che altro non è che un semplice comparatore con soglia a Vdd/2.
Il blocco DAC 1 bit è secondo me forviante e serve solo per intendere che il segnale digitale in uscita dal comparatore (inteso come 1 e 0) viene traformato in un segnale adattato alla dinamica del segnale d'ingresso(esempo 0-5V).

In uscita avremo quindi uno stream di bit il cui valore medio coincide col segnale analogico Vin.

Ora, qual è il vantaggio? il vantaggio è che, grazie al sovracampionamento, ovvero si prendono molti più punti rispetto al minimo sindacale imposto da Nyquist, la risoluzione ottenuta con 1 solo bit di uscita è la stessa di un ADC ad N bit!(ovviamente esiste un legame tra N ed il fattore OS di oversampling)






un sigma delta usato come DAC è invece moolto + semplice.

Facciamo un esempio base su un SD del 1 ordine prendendo un contatore modulo 2^N con carry ed ovviamente N bit in ingresso, quindi un contatore che, ad ogni colpo di clock, ingrementa la parola digitale in uscita della parola in ingresso, quindi non un contatore UP o DOWN, ma una macchina in grado di sommare tra loro parole digitali.
Bhè, allora è intuitivo capire che, se prendo come uscita il solo carry (e poi lo filtro passa basso), ho ottenuto un DAC sigma delta del 1 ordine...

esempio. contatore a 5 bit (modulo 32) e parola in ingresso COSTANTE pari a 4 (00100). E' evidente che ogni 8 colpi di clock avrò un overflow e quindi il bit di carry rimarra alto fino al colpo successivo. lo stream in uscita sarà quindi costituito da 7 seri ed un 1, quindi in media 1/8 che corrisponde a 4/32!

non a caso infatti questi oggetti li troviamo, ad esempio, nei lettori MP3 da 4 soldi, perché è possibile ricostruitre una parola digitale a moooolti bit (non conosco il protocollo MP3, ma credo >10 bit) con un SD ad 1 bit che lavora ad 1Gs/sec.
Ora, magari molti utenti non hanno esperienza di progettazione elettronica integrata, ma vi assicuro che la complessità pratica della realizzazione di una macchina DAC o ADC aumenta esponenzialmente col numero dei bit, ed è per questa ragione ch egli ultimi hanni i SD stanno spopolando.

[g.schgor]

Ritenendo particolarmente interessante l’argomento, ho cercato
di procedere alla simulazione al fine di chiarire ulteriormente
i concetti illustrati da dona79.

Purtroppo ho dovuto escludere MicroCap per l’impossibilita’ di
utilizzare nella versione Demo dei sommatori binari e ho dovuto
quindi optare per MathCad.

L’idea seguita e’ stata quella di creare un segnale alternato a 10Hz
(5Vpp, quindi un’escursione da 0 a 10V) e di campionarlo poi
simulando un convertitore A/D a 8 bit (0-255).
Il campionamento scelto e’ di 1024 campioni nel periodo (100ms),
quindi con un intervallo di campionamento inferiore a 100us,
sufficientemente “sovracampionato” come richiesto da questa
procedura di modulazione.
La simulazione consiste nel sommare ad ogni istante il valore del nuovo
campione, togliendo 256 e genrando un impulso d'uscita ogni volta che
il conteggio supera 256.
Ecco il programma MathCad:

Se ora mettiamo in grafico nel tempo gli impulsi cosi' generati, otteniamo:

Per meglio interpretare l'addensamento degli impulsi, la figura mostra anche
la media, istante per istante, di 16 campionamenti, mostrando la ricostruzione
della sinusoide di partenza.

E' da notare che la modulazione viene fatta con un solo bit (quindi sarebbe ideale
per pilotare un ponte a mosfet per un inverter), ma che questo richiede una
frequenza di commutazione elevata.

[dona79]

per fortuna che giovanni mette in pratica le nostre idee!

però ho qualche obiezione
è stata fatta confusione tra ADC e DAC.
il circuito da te realizzato dovrebbe essere un ADC ma non opera esattamente come tale. infatti la ricostruzione della sinusoide è parecchio bruttina, cosa difficile dato il mostruoso fattore di oversampling.

procediamo per gradi

-innanzitutto non ha senso quantizzare gli ingressi in quanto il blocco integratore deve essere analogico.
-dopo l'integratore deve essere posto un comparatore con soglia a Vdd/2.
-il segnale d'ingresso deve essere differenziato con l'uscita del comparatore (quindi 10V se il comp è alto e massa se viceversa)

[g.schgor]

ADC? In realta' intendevo solo simulare il principio di "modulazione" su un solo bit.

La figura da te riportata l'ho interpretata come "spiegazione concettuale" del metodo,
che deve essere digitale (tu stesso infatti nella spiegazione parli di "contatore" che
pero' somma i valori , dando in uscita un overflow).
Del resto se l'implementazione del metodo fosse puramente analogica, che senso avrebbe
il "campionamento"?

Circa il filtro d'uscita, mi sembra che l'implementazione piu' logica sia una "media mobile"
E' ovvio che con solo 16 campioni, l'intervallo di "errore" e' +/-1/16: la figura da me riportata
esalta questo (non essendo i valori divisi per 16), ma e' chiaro che tale errore diminuirebbe al
crescere dei bit conteggiati. Questo pero' a scapito della dinamica della misura stessa.
Del resto tutte le misure digitali presentano tale inconveniente: se sono precise sono
(relativamente, s'intende) lente.

[dona79]

Del resto se l'implementazione del metodo fosse puramente analogica, che senso avrebbe
il "campionamento"?

il campionamento avviene sul comparatore, oltre l'integratore, questo è il concetto di modulazione sigma delta, prima si somma (sigma) e poi si differenzia (delta)

io ho parlato di somma di bit e di overflow ma riferendomi ad un DAC, non ad un ADC.

[g.schgor]

il campionamento avviene sul comparatore, oltre l'integratore, questo è il concetto di modulazione sigma delta, prima si somma (sigma) e poi si differenzia (delta)

No qui non e' per niente chiaro. Come si fa a campionare un comparatore? e poi si differenzia ...cosa?
Puoi darmi maggiori elementi (magari un circuito che implementi queste funzioni)?

[dona79]

mi spiace non poter allegare esempi concreti ma purtroppo non ho a disposizione alcun software...
su questo PC avevo qualcosa (microcap e matlab) ma purtroppo ho dovuto formattare da poco mntre al lavoro ho un PC con installato sostanzialmente nulla e la macchina linux con tutto...haimè tale macchina è blindata, non può accedere al web e da essa non posso esportare nulla (USB ed altro volutamente disattivati).

il principio del modulatore SD usato come ADC è lo stesso riportato in figura, la conversione AD è fatta dal comparatore, in quanto esso è un ADCad 1 bit. il campionameto(prima mi sono espresso malissimo!) è ovviamente fatto all'ingresso, ma non vi è alcuna quantizzazione a quel livello(è un campionamento puramente analogico).
La differenziazione è fatta sottraendo all'ingresso il valore dell'uscita, in altre parole, usando un opamp in configurazione integratore, al morsetto - avremo l'ingresso campionato, al + l'uscita opportunamente adattata.
In altre parole, con una sinusoide da 0 a 10V dovremmo mettere un comp con soglia a 5V e riportare al morsetto + un segnale che sia 0 o 10V a seconda che l'uscita del comp sia alta o bassa.
Quindi un ADC può benissimo essere simulato ad esempio in microcap.

[g.schgor]

Ormai sono incuriosito dell'argomento e cerchero' di chiarire e simulare con MicroCap
la configurazione di un possibile circuito. Ti faro' sapere.

[g.schgor]

Riprendo l'argomento dopo aver tentato di utilizzare MicroCap per simulare
il principio della modulazione SigmaDelta.
Non mi e' stato possibile data la mancanza di uno switch analogico e delle
limitazioni di complessita' circuitale della versione Demo. Ho dovuto quindi
proseguire con una simulazione puramente "matematica", utilizzando
MathCad.
Il risultato e' questo:

Il segnale d'ingresso X viene integrato e l'uscita dell'integratore viene comparata
ad un valore Delta_x. Quando questo viene superato, si genera un impulso e si
sottrae ad X il valore Delta_x/2.
Il risultato e' una sequenza di impulsi con frequenza proporzionale ad X.

Per comprendere meglio il metodo, si riportano i grafici rispettivamente al
tempo iniziale (X=5) ed in corrispondenza del massimo (X=10):

Ci vedono chiaramente le rampe di integrazione e gli impulsi generati al
raggiungimento del Delta_x stabilito.

[MeNeFrego]

Avete implementato già un modulatore sigma-delta ADC con resistori?
ho un problema in uscita,la conversione non avviene in modo desiderato.qualche chiarimento sull'utilizzo dei valori delle resistenze e capacità?
il programma con cui sto eseguendo le simulazioni è il cadence,se è utile come informazione.